カテゴリー: コンピューター、関連

ムーアの法則
https://ja.wikipedia.org/wiki/%E3%83%A0%E3%83%BC%E3%82%A2%E3%81%AE%E6%B3%95%E5%89%87

　※　今日は、こんな所で…。

　※　オレが初めて買った「コンピューター」は、NEC製のPC-98で、確か、「80286」搭載だったと思ったな…。

　※　まだ、「フロッピー」でOS読み込むタイプで、起動すると「ツンツン、ツーン…」とかいう音がしたもんだよ…。

『出典: フリー百科事典『ウィキペディア（Wikipedia）』
Blue question mark.svg

原文と比べた結果、この記事には多数の（または内容の大部分に影響ある）誤訳があることが判明しています。情報の利用には注意してください。正確な表現に改訳できる方を求めています。（2016年5月）

集積回路に実装されたトランジスタ数の増大（片対数グラフ）

ムーアの法則（ムーアのほうそく、英: Moore’s law）とは、大規模集積回路（LSI IC）の製造・生産における長期傾向について論じた1つの指標であり、経験則に類する将来予測である。発表当時フェアチャイルドセミコンダクターに所属しており後に米インテル社の創業者のひとりとなるゴードン・ムーアが1965年に自らの論文上に示したのが最初であり、その後、関連産業界を中心に広まった。

彼は1965年に、集積回路あたりの部品数が毎年2倍になると予測し、この成長率は少なくともあと10年は続くと予測した。1975年には、次の10年を見据えて、2年ごとに2倍になるという予測に修正した。彼の予測は1975年以降も維持され、それ以来「法則」として知られるようになった。

初出

ムーアの元々の文章は以下である。

(原文) The complexity for minimum component costs has increased at a rate of roughly a factor of two per year (see graph on next page). Certainly over the short term this rate can be expected to continue, if not to increase. Over the longer term, the rate of increase is a bit more uncertain, although there is no reason to believe it will not remain nearly constant for at least 10 years. That means by 1975, the number of components per integrated circuit for minimum cost will be 65,000.

I believe that such a large circuit can be built on a single wafer.

"Cramming more components onto integrated circuits", Electronics Magazine 19 April 1965[1]

（訳）部品あたりのコストが最小になるような複雑さは、毎年およそ2倍の割合で増大してきた（(訳注)元文献ではここでグラフを参照している）。短期的には、この増加率が上昇しないまでも、現状を維持することは確実である。より長期的には、増加率はやや不確実であるとはいえ、少なくとも今後10年間ほぼ一定の率を保てないと信ずべき理由は無い。すなわち、1975年までには、最小コストで得られる集積回路の部品数は65,000に達するであろう。

私は、それほどにも大規模な回路が1個のウェハー上に構築できるようになると信じている。

チップの複雑さはトランジスタの個数に比例すると仮定し、それらが何に使われているかを無視するならば、この法則は今日まで充分時の試練に耐えてきたと言える。

しかし、トランジスタ当たりの複雑さは、RAMキャッシュでは実行ユニットほど高くないという議論もあり得る。

こんにちのマイクロプロセッサの祖である4004も、DRAMの祖である1103（en:Intel 1103）も1970年前後に登場したのであり、それらより5年も前に述べられたことでもある（また「1個のウェハー」についても、こんにちの直径300mmのウェハーへの wafer-scale integration のようなものを想定してはいないだろう）。

そういった観点からすれば、ムーアの法則の妥当性は、その定式化のしかたによっては疑問符がつくものとなる。ただし、その成長が指数的であるという点に異論は無いと推測される。

なお、1枚のチップ（a chip）に集積される部品数は、プロセスの微細化とチップ面積の拡大の2つの要素の掛け合わせで増加する。

また「ムーアの法則」と名づけたのはムーア自身ではなく、その著書 Introduction to VLSI Systems（『超LSIシステム入門』）などで知られるカーバー・ミードによる[2]。

ムーアは今日の機械式マウスの共同発明者であるダグラス・エンゲルバートから、1960年の講義にて集積回路のサイズ縮小の見通しについて議論したのを聞いた可能性がある[3]。

公式

ムーアの法則の公式は、集積回路上のトランジスタ数は「2年ごとに倍になる」というものである。

これを式で表現すると、n年後の倍率 p は、

p = 2 n / 2 {\displaystyle p=2^{n/2}}

となる。

したがって、2年後には2倍、5年後には5.66倍、7年後には11.3倍、10年後には32倍、15年後には181.0倍、20年後には1024倍ということになる。

さらには、1チップあたりのコストに対するコンピューティングパワーをどんどん増加させ続けるものがムーアの法則だとされ、ハードディスクや果てはコンピュータ以外の技術でも指数的な成長をしていればなんであれどんどんムーアの法則と呼ぶような傾向さえ現れたが、それらについてはこれ以上触れない。

定量的にはともかく、コンピュータの性能という視点からは「トランジスタ数＝ゲートやラッチ数の増加により、より複雑なプロセッサが実装できる」「デナード則により、微細化＝高速省電力化である」という、ムーアの法則から間接的に発生する複数の要素が関与して、ひたすらに性能向上が進んだ、と定性的には言うことができるのは確かである。

クーメイはこれを定量的に捉え直す試みとして、ムーアの法則による微細化にともなう、デナード則による速度向上と省電力化の定式化と、過去のコンピュータの消費エネルギーあたりの計算量の再調査による長期の傾向から、法則性を取り出し「クーメイの法則」とした。クーメイによれば21世紀に入った後ではその値の成長は鈍化している。

鈍化の原因としては、ゲートやラッチの数をより増やしても、それに比例するようにはコンピュータの性能を上げられなくなったこと（ポラックの法則）、また集積回路技術の微細化による電子的な特性ではリーク電流による悪影響のほうが強くなって、省電力性能が上がりにくくなったこと、が言われている。実際に商品のトレンドとしても、2020年現在では、クロック周波数やシングルスレッド性能は伸び悩み、その一方でコア数の増加は進んでいる。

産業牽引力

集積回路製造の業界用語で、それに関係する生産プロセスに投入される技術を指すプロセステクノロジ（process technologie）という用語がある。以下では、ムーアの法則の本来の適用範囲についてはその用語「プロセステクノロジ」を、逸脱した拡大解釈によるその他の技術などへの外挿の場合は「技術」などの用語を使う。

ムーアの法則は最初は半導体産業でのプロセステクノロジの観察と予測によって生まれたが、今日ではより広く受け入れられ、先進的な工業製品一般における性能向上の1つの予測値や目標値として用いられることがある。

コンピュータ関係の製品や部品を製造する企業にとって、ムーアの法則が暗示する将来予測は無視できない。

例えばCPUやハードディスクのような製品を新規に設計・生産する場合には、最初の出荷まで2年から5年ほどの期間を要するため、こういったメーカーは、投資と収益に関する大きな経済的リスクを負うと共に、数年先の市場を予測した製品開発を行わねばならない。
製品の陳腐化が早いいくつかの産業では、先行者利益が大きい分だけ市場参入の遅れは大きな損失を負う可能性があるが、逆に、他社が提供できない新規性があり高性能な製品であっても生産コストが高く販売価格が市場に受け入れられなければ、特殊な用途向きの小さな市場にしか得られない可能性があるため、将来予測は重要である。

過去の結果から将来を演繹する将来予測は、「自己成就」などと呼ばれる、それを信じる参加者が多いことでより信頼度の高いものとなるという性質があり、「ムーアの法則」はそのような特性も持っている。

「2年ごとに倍になる」という表現は、ムーアの法則が近年の技術の表象的な進み具合をほのめかしている。より短い時間軸で表現されると、ムーアの法則は平均して1週間に0.6%以上半導体産業全体のパフォーマンスを向上させていると言い換えることができる。

法則の限界

2010年代後半、半導体の開発ペースが鈍化し始め、ムーアの法則のペースが維持できなくなるとの説が広まりだした。2017年5月、NVIDIAのJensen Huangは大手半導体企業のCEOとして初めて、「ムーアの法則は終わった」ことに言及している[4]。

インテル チック・タックは、200x年代なかばにインテルが打ち出した戦略で、パターンの大幅な変更無しに新しいプロセステクノロジによって縮小して高性能化した世代のチップと、新しくマイクロアーキテクチャを設計してその前の世代と同じプロセステクノロジで製造するチップとを、毎年交互にリリースする、というもので、ムーアの法則によって2年に1回のペースで新しいプロセステクノロジへの更新があることを前提にしていた。

2010年代後半に、この戦略が崩れたことも、現実がムーアの法則通りではなくなっていることのあらわれとみなされている。

将来のトレンド
Ambox outdated serious.svg

この記事は更新が必要とされています。
この記事には古い情報が掲載されています。編集の際に新しい情報を記事に反映させてください。反映後、このタグは除去してください。（2022年6月）

主要なCPUにおけるトランジスター数の推移

各々初出荷時点での数

（以下の記述は執筆時点がだいぶ古いものも含まれている）

2006年第一四半期において、PCのプロセッサは90nmで製造されており、65nmのチップはIntel(Pentium DおよびIntel Core)からのみ出荷されていた。10年前では、チップは500nmで製造されていた。各企業は45nmや30nm、さらにそれ以下の細かさのチップを製造するために起こる複雑な課題を解決するため、ナノテクノロジーを用いて開発を行っている。これらのプロセステクノロジに因って、半導体産業が直面するムーアの法則の限界の到達が延伸することになるだろう（その後、2010年32nmでトランジスタ数約4億個、2015年には14nmを実現）。

2001年頃のコンピュータ業界のロードマップは、ムーアの法則はチップ数世代にわたって継続するであろう、と予測していた。そのロードマップでの計算によると、2011年にチップ上のトランジスタ数は2の100乗個にまで増加するだろう、と予測していた、というわけである。半導体産業のロードマップではマイクロプロセッサのトランジスタ数は3年で2倍になるとしているので、それに従うと10年で2の9乗個になる。

この法則に経済的合理性があるのは、トランジスタ1個あたりのコストが劇的に下がることである。例えばCore i5には13億個のトランジスタがあり、7万個のトランジスタで1ペニーである。

2006年初頭、IBMの研究者らは深紫外光 (DUV、193nm) のフォトリソグラフィで、29.9nm幅の回路をプリントするプロセステクノロジを開発したと発表した。当時IBMは、これによってチップ市場は今までのやり方でムーアの法則の予言をこの数年達成し続けることができるだろう、とした。

計算能力を向上させる方法は、単一の命令ストリームを1つの演算部で可能な限り早く処理するだけとは限らず、遅い動作クロックであっても複数の演算部で並列的に処理することでも計算能力を向上できる。

一般に動作クロックの上昇は処理性能に寄与するが、発熱もまた増すために、ある程度まで高速化された演算部では処理性能の向上よりも発熱量の増加が上回り、高集積な回路であれば放熱問題に直面して、動作クロックの高速化は現実的でなくなる[5]。

ムーアの法則を基にして、ヴァーナー・ヴィンジやブルース・スターリング、レイ・カーツワイルのような有識者が技術的特異点を部分的に推定している。

しかしながら、2005年4月13日、ゴードン・ムーア自身が、「ムーアの法則は長くは続かないだろう。なぜなら、トランジスタが原子レベルにまで小さくなり限界に達するからである」とインタビューで述べている。

もっとも、横に並べるならば原子の大きさによる限界があるであろう、というのはムーアでなくてもわかることであって、実際に縦方向に並べる研究がさかんに進められている。
（トランジスタの）サイズに関して、我々は基本的な障壁である原子のサイズに到達するであろう。

しかし、その向こう側に行くにはまだ2, 3世代ある。そして、我々が見ることができるよりもさらに向こう側がある。我々が基本的な限界に到達するまでにはあと10〜20年ある。そのときまでには10億を超えるトランジスタを搭載するより巨大なチップを作ることができるだろう[6]。(2005年の発言）

ムーアの法則を今後も時間軸に沿って維持するには、裏に潜む様々な挑戦なしにはなしえない。

集積回路における主要な挑戦のうちの一つは、ナノスケールのトランジスタを用いることで増加する特性のばらつきとリーク電流である。

ばらつきとリーク電流の結果、予測可能な設計マージンはより厳しく、加えてスイッチングしていないにもかかわらず、かなりの電力を消費してしまう。

リーク電力を削減するように適応的かつ統計的に設計すると、CMOSのサイズを縮小するのには非常に困難である。これらの話題は「Leakage in Nanometer CMOS Technologies」によく取り上げられている。サイズを縮小する際に生じる挑戦には以下のものがある。

・トランジスタ内の寄生抵抗および容量の制御
・電気配線の抵抗および容量の削減
・ON/OFFの挙動を制御するためにゲートを終端できる適切なトランジスタ電気的特性の維持
・線端の粗さによる影響の増加
・ドーピングによる変動
・システムレベルでの電力配送
・電力配送における損失を効果的に制御する熱設計
・システム全体における製造コストを常に引き下げるようなあらゆる挑戦

カーツワイルによる推測

ムーアの法則を、カーツワイルが拡張したもの（収穫加速の法則）。集積回路の登場より以前のトランジスタ、真空管、リレー、電気機械式コンピュータまでさかのぼり、基本的なトレンドがパラダイムシフトによって維持されていることが示されている。

カーツワイルの目算は、ムーアの法則が2019年まで継続することにより、将来たった原子2, 3個分にしかない幅のトランジスタがもたらされるというものである。

もちろん、より高精度なフォトリソグラフィーを用いるやり方によって達成できるが、このことはムーアの法則の終わりを意味するものではないと彼は考えている。

カーツワイルいわく、集積回路におけるムーアの法則は、価格対効果を加速する最初のではなく5番目のパラダイムである。

コンピュータは(単位時間当たりの)処理能力はとっくに何倍にもなってきた。

1890年にアメリカの国勢調査で使用されたタビュレーティングマシンからLorenz暗号を破るためのMax Newmanのリレー式計算機”Robinson”、アイゼンハワーの選挙予想に使われたCBSの真空管式コンピュータUNIVAC I、最初の宇宙旅行に使われたトランジスタ式コンピュータ、集積回路を用いたPCへと[7]。

カーツワイルは、なんらかの新しい技術が現在の集積回路技術を置き換え、ムーアの法則は2020年以降もずっと長く維持されるのではないか、と推測している。

つまり彼は、ムーアの法則に沿った技術の指数関数的な成長は、（ムーアの法則の本来の適用範囲である）プロセステクノロジの発展による集積回路の向上に仮に限界があったとしてもそれを乗り越えて、技術的特異点をもたらすまで、今後も続くであろうと信じているのである。

「収穫加速の法則」の中でカーツワイルは、多くの方法によってムーアの法則の一般的な認識は変更されてきたと述べている。ムーアの法則は技術のすべての形を予測すると共通に(しかしそれは誤っているが)信じられている。

たとえそれが実際には半導体回路に関してのみ適用されるものとしてもである。多くの未来学者は、いまだカーツワイルによって力を与えられたこれらの考えを述べるために、「ムーアの法則」という言葉を用いている。

その他

KraussとStarkmanは彼らの論文である「Universal Limits of Computation」で、宇宙に存在するあらゆるシステムの情報処理容量の合計を厳密に見積もった結果、600年という非常に長い期間をムーアの法則の限界と発表した。

この法則は明らかに克服できないように見える障害にしばしば直面したが、すぐにこれらを乗り越えていった。

ムーアは、自分が実現した以上に今やこの法則が美しいものに見える、と述べている。「ムーアの法則はマーフィーの法則に違反している。すべてのものはどんどんよくなっていくのだ。」[8]

コスト

2015年時点で、最新のプロセステクノロジを用いたチップの設計と実用試験には約1億＄かかった（2005年には1600万＄だった）。新型チップ製造工場の建設には100億＄かかった[9]。

他の関心事

コンピュータ関連業界において、ムーアの法則に従って開発が進むのは容量と速度だけではない。

RAMの速度とハードディスクのシークタイムは最高年2, 3％ずつ改善されている。

RAMとハードディスクの容量はそれらの速度と比べて非常に速く増えているので、それらの容量をうまく使うことはますます重要になっている。

多くの場合、処理時間とスペースは交換できることがわかっているので、素早いアクセスを行うために何かしらの方法で処理前にインデックスをつけてデータを格納しておく方法などである。

コストの点で、より多くのディスクやメモリのスペースが使われる。スペースは時間と比べてより安くなっている。

他方、時々間違えてしまうが、指数関数的なハードウェアの改良は、必ずしもそれと同様な指数関数的なソフトウェアの改良を意味するものではないということである。

ソフトウェア開発者の生産性はハードウェアでの進化と共に指数関数的に確実に増えているというわけではなく、たいていの測定では、ゆっくりとまた断続的に増えていく。

ソフトウェアは時間と共により大きく複雑になっていく。ヴィルトの法則では「ソフトウェアは、ハードウェアが高速化するより急速に低速化する。」とさえ述べている。

さらに、もっとも有名な間違った考えは、メガヘルツ神話として知られる、プロセッサのクロック速度が処理速度を決定する、というものである。

これは実際には、単位時間当たりに処理できる命令数にも依存するので(それぞれの命令の複雑さも同様に依存する)、クロック速度は単に2つの同一の回路同士を比較する時にのみ用いることができる。

もちろん、バス幅や周辺回路の速度のような他の要因も考慮に入れなければならない。

それゆえに、もっとも有名な「コンピュータの速度」の評価は、原理を理解しなければ元々バイアスがかかっている。

これは特にPentiumの時代には真実であった。この時は有名なメーカーが速度の普通の認識として、新製品のクロック速度を宣伝するのに力を入れていた[10]。

たいていのよくある並列化されていないアプリケーションのため、マルチコアCPUのトランジスタ密度は実用的な計算能力に反映して増えているというわけではないことに注意することも重要である。

コンピュータの能力を使用する消費者が負担するコストが落ちているが、ムーアの法則を達成するためのメーカーのコストは逆のトレンドをたどっている。

研究開発や製造、テストのコストはチップの世代が新しくなるごとに着実に増えている。
半導体メーカーの設備にかかるコストも増え続けると思われるので、メーカーはよりたくさんより大きくて利益の出るチップを売らなければならない。(180nmのチップをテープアウトするのにかかるコストは約30万ドルであった。90nmのチップをテープアウトするのにかかるコストは75万ドルを超え、65nmでは100万ドルを超えると思われる。）

近年、アナリストたちは先進的なプロセス(0.13umやそれ以下)で「設計開始」された数が減っているのを目の当たりにしている。

2000年以降の景気の低迷の間これらのことが観察されたが、開発の衰退は、長い間世界市場にいた伝統的な半導体メーカーが、経営的にムーアの法則を維持できなくなっていることの証拠であるかもしれない。

しかし、2005年のインテルの報告書では、経営的に安定させながらシリコンチップをダウンサイジングすることは次の十年可能である、としている[11]。

シリコン以外の材料を使用することが増えるとのインテルの予想は2006年中ごろには確かめられ、2009年までにはトライ・ゲート・トランジスタを使用するつもりであるとしている。

IBMとジョージア工科大学の研究者らは、ヘリウムで極低温まで冷却したシリコン／ゲルマニウムチップを500GHzで動作させ、新しい動作記録速度を作った[12]。

チップは4.5K(摂氏マイナス268.65度)で500GHz以上で動作し[13]、シミュレーションの結果では恐らく1THz(1000GHz)で動作することも可能であるとしている。 』

第4世代インテルXeonスケーラブル・プロセッサーのキモとなる「アクセラレータ」とは何なのか？
https://pc.watch.impress.co.jp/docs/topic/special/1485918.html

　※　今日は、こんな所で…。

『～5Gもクラウドサービスも、社会基盤を広範に支えるインテルCPU

提供：
インテル株式会社

笠原 一輝

2023年3月22日 06:30

先だって発表された第4世代インテルXeonスケーラブル・プロセッサーで、インテルは、リアルワークロード(実際に顧客が実行するアプリケーションの動作)の性能向上、そしてoneAPIなどのオープンな開発環境、さらには電力効率の改善を実現することで、サステナブルなデータセンターの実現を目指すなどのターゲットを掲げている。

　また、そうした特徴を実現するハードウエアを提供することで、顧客となるCSPやエンタープライズといった、従来Xeonスケーラブル・プロセッサーが採用されていた領域だけでなく、近年インテルアーキテクチャの導入が増加している、SDN(Software Defined Network)と呼ばれる仮想化技術を活用した5Gのバックエンド通信機器などにも、普及を目指していく。
インテルのデータセンターソリューションは、リアルワークロード性能、オープンプラットフォーム、サステナブルに要注目
インテル株式会社マーケティング本部本部長の上野晶子氏

　インテル株式会社マーケティング本部本部長の上野晶子氏は、インテルのデータセンタービジネスに関して以下のように語る。「インテルではユーザーが必要とする性能を効率よく実現するため、CPUとアクセラレータをバランスよく実現しており、お客さまのリアルワークロードにおける性能向上を実現する。また、インテルが長年提供してきたソフトウエアの開発環境上にオープンな開発環境として提供しているoneAPIに代表されるような、ベンダーロックインを招かないオープンアーキテクチャ、さらにはアクセラレータや監視機能、制御機能などをフル活用した高い電力効率を実現することでサステナビリティを実現していく」。

　インテルXeonスケーラブル・プロセッサーは、1997年の最初の製品(当時はPentium II Xeonブランド)の出荷から現在に至るまでデータセンターで採用されているCPUとしてトップシェアの製品だ。それだけ多くのユーザーに支持されているのも、リアルワークロードでの性能が支持されているからにほかならない。実際に自社のデータセンターで稼働させると、高性能と消費電力がバランスよく実現される。それがインテルXeonスケーラブル・プロセッサーなのだ。
インテル独自のアプローチ(出典：第4世代インテルXeonスケーラブル・プロセッサー発表、インテル株式会社)

　また、データセンターではシステムで動かすソフトウエアを容易に開発することも重要になる。インテルは各種のソフトウエア開発キットを長年提供してきており、それもデータセンターの顧客に支持される要因の1つになっている。最新の開発キットとなるoneAPIはオープンソースで開発され、インテルアーキテクチャ以外のCPUやGPUにも対応するなど、ハードウェアレベルでもオープンなのが売りになっている。

　そして今、データセンターで最も注目されている要素が電力効率ではないだろうか。ウクライナ危機に端を発したエネルギー危機の中で、データセンターの電力効率を改善し、高い性能を実現しながら消費電力を抑えることに注目が集まっている。データセンターの電力効率を改善して持続可能なクラウドサービスの提供を行なっていきたいクラウドサービスプロバイダー(CSP)やエンタープライズにとって、今の性能を落とさずに電力効率を改善できるソリューションが期待されているのだ。
EMIBなど革新的な製造技術が導入。8ソケットまでの高い柔軟性を実現

　インテルが提供するデータセンター向けCPUとなるインテルXeonスケーラブル・プロセッサーの最新製品として、1月に発表されて投入されたのが、第4世代インテルXeonスケーラブル・プロセッサーだ。
関連記事

【笠原一輝のユビキタス情報局】チップレットになった「第4世代Xeon SP」、性能向上の鍵はAMXと4つのアクセラレータ

　第4世代インテルXeonスケーラブル・プロセッサーは、2021年に発表されて投入された第3世代の後継となる製品で、Sapphire Rapidsの開発コードネームで開発されてきた。第4世代インテルXeonスケーラブル・プロセッサーは、いくつかの点でハードウエアが拡張されており、第3世代インテルXeonスケーラブル・プロセッサーと比較して性能が大きく向上している。

　1つめの大きな特徴は、インテルが開発したEMIB(Embedded Multi-die Interconnect Bridge)と呼ばれる、いわゆるチップレット技術の導入だ。チップレットというのは、簡単に言うとCPUのサブ基板上に複数のダイを実装する実装方式。複数のダイを1つのサブ基板上に搭載し、ソケット1つあたりのCPUコアの数を増やすことができる。

　EMIBでは、ダイとダイの間をシリコンベースの小さなサブ基板で接続することにより、低コストかつ高性能に、複数のダイを実装することが可能になる。第4世代インテルXeonスケーラブル・プロセッサーでは、EMIBを利用して4つのダイを1つのチップに封入できるようにしており、1ソケットで最大60コアという製品を実現している。
第4世代インテルXeonスケーラブル・プロセッサーのハイレベルな特徴(出典：第4世代インテルXeonスケーラブル・プロセッサー発表、インテル株式会社)
インテルのEMIB技術を応用したチップレット技術を採用(出典：第4世代インテルXeonスケーラブル・プロセッサー発表、インテル株式会社)

　また、プラットフォーム面でも高い柔軟性を備えている。この第4世代インテルXeonスケーラブル・プロセッサーでは1ソケット、2ソケット、4ソケット、そして最大8ソケットの構成までサポートできる。そのため、1つのサーバーで最大480コア(60コア×8ソケット)という巨大なCPUコア数を構成することも可能であり、小規模から大規模まで、さまざまなニーズに幅広くこたえられるのも特徴となっている。
第4世代インテルXeonスケーラブル・プロセッサーでは新しいCPUソケット(LGA-4677)が投入され、1ソケットから8ソケットまでスケーラブルに対応する
アクセラレータの機能を統合することでCPUの処理を解放し、かつ2.9倍の電力効率を実現する

　第4世代インテルXeonスケーラブル・プロセッサーの最大の特徴は、アクセラレータと呼ばれる特定の処理を高速化する演算器を複数内蔵していることにある。

　CPUは汎用プロセッサで、ソフトウエアと組み合わせることで、どのような処理も行なえる柔軟性が特徴と言える。そうした柔軟性を持っているメリットは、新しいイノベーションをいち早く実現できるというところにあり、IT業界が短期間に急速に発展してきた最大の理由と言える。

　そうした汎用プロセッサの性能が日々向上し、その向上した性能を活用するようなソフトウエアが登場する――、それがCPUとソフトウエア発展の歴史と言える。ただ、その反面、汎用プロセッサの弱点と言えるのが消費電力で、高い汎用性を実現するためのトレードオフとして消費電力が増大してきたというのがこれまでの歴史だ。

　そうした中で、消費電力を下げる取り組みというのはこれまでも行なわれてきたが、今再び注目を集めている手法がある。それが今回の第4世代インテルXeonスケーラブル・プロセッサーに搭載されているアクセラレータだ。

　アクセラレータとは、簡単に言えば、汎用プロセッサで行なわれている処理のうち、特定の処理だけを行なう固定処理を行なうプロセッサとなる。汎用プロセッサと違い、ある特定の処理だけに特化したハードウエアが構成されるため、無駄を排除することが可能になり、同じ処理をさせても圧倒的に低い消費電力で同じ処理を行なえる。

　つまり、CPUを活用して同じような処理をずっとやらせているような処理は、アクセラレータとして実装すると、その処理をCPUからオフロードしてCPUの処理能力を他の処理に使え、システム全体の性能を引き上げられ、同じ処理をさせた場合アクセラレータなしの場合に比較して電力効率を大幅に改善することが可能になるのだ。

　第4世代インテルXeonスケーラブル・プロセッサーでは、そうしたアクセラレータが4つ、さらにアクセラレータのように活用できる新しい命令セットが2つ搭載されている。具体的には、アクセラレータとしてQAT(Quick Assist Technology)、DLB(Dynamic Load Balancer)、DSA(Data Streaming Accelerator)、IAA(In-memory advanced Analytics Accelerator)が搭載され、拡張命令としてAMX(Advanced Matrix eXtensions)、Advanced Vector Extensions for vRANの2つが追加された。
アクセラレータを内蔵しており、アクセラレータを活用することで電力効率を改善(出典：第4世代インテルXeonスケーラブル・プロセッサー発表、インテル株式会社)

　このうち、QATは暗号化と復号を行なうアクセラレータで、ネットワークのパケット処理などに利用するとCPUの処理をオフロードできるようになる。QATは既に初代インテルXeonスケーラブル・プロセッサーの時に導入されたアクセラレータだが、従来はチップセット側に実装されていた。今回はそれがCPU側に実装されるようになり、より電力効率が高まっているのが大きな特徴となっている。

　拡張命令のAMXは、今回の第4世代インテルXeonスケーラブル・プロセッサーの目玉機能の1つと言ってよく、新しい演算器となるTMUL(Tile Matrix multiply Unit)を利用して行列演算を効率よく行なえる。昨今ではChat GPTのような自然言語処理を利用したチャットボットなどが話題を呼んでいるが、一般的にAIの推論処理の多くはデータセンターにあるCPUの上で処理されることが多く、AMXを活用することで、そうした推論のアプリケーションを処理する時の性能を向上させることができる。

　こうしたQATなどのアクセラレータやAMXなどの新命令セットに対応することで、第4世代インテルXeonスケーラブル・プロセッサーは従来世代と比較して大きな性能向上と電力効率の改善を実現している。例えばIAAアクセラレータを有効にしたインメモリデータベース(RockDB)では2.93倍、AMXを利用したAI推論(SSD-RN34)で10倍という性能を実現しており、アクセラレータの効果が非常に大きいことがよくわかる。さらに電力効率も大きく改善されており、アクセラレータなどを活用することで従来世代に比べて2.9倍高効率な電力効率になっているとインテルは説明している。
インテルXeonスケーラブル・プロセッサーの前世代との性能比較、AIで10倍に、インメモリデータベースで2.9倍などアクセラレータを活用することで高い性能を実現している。また電力効率は約2.9倍になっている(出典：第4世代インテルXeonスケーラブル・プロセッサー発表、インテル株式会社)
通信向け第4世代インテルXeonスケーラブル・プロセッサーはvRANブースト内蔵で、従来より2倍の性能

　第4世代インテルXeonスケーラブル・プロセッサーは、クラウドサービスプロバイダー(CSP)が提供するようなパブリッククラウドサービスだけでなく、さまざまな社会基盤にも利用されるようになっている。ワイヤレス通信の通信キャリアが提供している5G(第5世代移動通信システム)を裏で支えているのも、実はインテルXeonスケーラブル・プロセッサーだ。

　2月27日からスペイン王国バルセロナ市で開催された通信関連の展示会「MWC 2023」では、多くの機器ベンダーがインテルアーキテクチャに基づいた5G向けのコアネットワーク(契約者情報などを処理する機器)、RAN(Radio Access Network、基地局を含む端末とやりとりを行なう無線通信網)など、5G通信を裏側で支えるネットワーク機器の展示やデモを行なった。

　現在ワイヤレス通信業界では、従来型の固定機能を持つハードウエアを、汎用プロセッサ＋ソフトウエアで置きかえるSDN(Software Defined Network)と呼ばれる取り組みへのシフトが急務となっている。その背景には5Gの本来の性能を発揮させるため、4G/LTE世代のハードウエアを一部使用するNSA(Non Stand Alone)方式から、SA(Stand Alone)方式への移行が進んでいるという事情がある。SA方式では5Gに対応したコアネットワークが必要になるため、その導入を機に従来の固定機能のハードウエアからSDNへと移行する通信キャリアが少なくないのだ。

　インテルは2010年代の半ばから、こうしたコアネットワークやRANのSDN化に向けて、NFV(Network Functions Virtualization)、あるいはNFVI(Network Functions Virtualization Infrastructure)などと呼ばれているソリューションの採用を訴え続けてきた。NFVは仮想化技術を利用して、その上で動作するOSやアプリケーションを抽象化する技術で、CSPのデータセンターやエンタープライズのオンプレミスのデータセンターなどで一般的に利用されている、インテルVTが活用されている。

　今回のMWCではインテルXeonスケーラブル・プロセッサーを利用したコアネットワーク、仮想化されたRANとなるvRANのソリューションが多数展示されていた。特にvRANに関しては、既に商用利用を行なっている通信事業者のほぼ100%がインテルベースになっていると、インテルはプレスリリースの中で発表しており、同社ブースでは、auブランドのKDDIと楽天モバイルが、vRANの構築にインテルXeonスケーラブル・プロセッサーを活用していること、さらにNTTドコモが採用する計画があることを明らかにした。
関連記事

通信キャリアSDN化競争の序盤戦に圧勝したIntel、レイヤ1のアクセラレーター内蔵第4世代Xeon SPや低消費電力技術投入をMWCで発表

　このほか、このMWCでインテルは、vRANに対応した新しい製品として「vRANブースト内蔵第4世代インテル Xeon スケーラブル・プロセッサー」(以下vRANブースト内蔵第4世代インテルXeonスケーラブル・プロセッサー)を発表している。

　この製品は、通信事業者にとって必要になるレイヤ1のパケット処理をオフロードするためのアクセラレータがCPUに内蔵されている点が大きな特徴となる。このアクセラレータは、従来はACC100という型番でPCI Expressカードとして提供されていたもの。それがCPUに内蔵されたことで、消費電力の観点からも、サーバーの物理的なスペースという意味でも、大きなメリットを通信事業者に提供できる。インテルによれば、従来のソリューション(第3世代インテルXeonスケーラブル・プロセッサー＋ACC100)に比較して2倍の処理能力を実現しながらも、消費電力は25%削減可能になっているとのことだ。
vRANブースト内蔵第4世代インテル Xeon スケーラブル・プロセッサーの展示。外付けレイヤ1アクセラレータ＋従来世代と比較して、レイヤ1アクセラレータを内蔵しているvRANブースト内蔵第4世代インテルXeonスケーラブル・プロセッサーは2倍の性能を発揮

　今後インテルは、さらなる消費電力の削減にも取り組んでいく。MWCの会場では「Intel Infrastructure Power Manager for 5G core reference software」という省電力削減ツールを提供することを明らかにしており、そのツールを利用すると、コアネットワークの電力を30%削減できるとアピールしていた。
Intel Infrastructure Power Manager for 5G core reference software、約30%の電力を削減できる
通信キャリアなどの新しい領域を切り開いていく第4世代インテルXeonスケーラブル・プロセッサー

　インテルは今後も強力なロードマップを敷いており、今後もこうしたデータセンター向けのソリューションを多数計画している。インテルのデータセンター向けのロードマップでは、現在の第4世代インテルXeonスケーラブル・プロセッサーの後継となるEmerald Rapidsを2023年の後半に、そして、そのさらなる後継となる製品のGranite Rapidsを2024年に投入すると明らかにしている。

　Granite Rapidsは、現在の第4世代インテルXeonスケーラブル・プロセッサーの製造に利用されているIntel 7から2世代分微細化される、Intel 3という製造技術を利用して製造される予定になっており、さらなる性能の向上と電力効率の改善が期待できる。

　さらに同じ2024年には、クライアントPCではE-cores(Efficiencyコア、高効率コア)と呼ばれているCPUコアのデザインだけで構成されるデータセンター向けのCPUとして、「Sierra Forest」も計画されている。こちらは電力効率とコア数の密度にフォーカスしたソリューションになり、大量のデータを並列に処理しながら消費電力を抑えることが可能になるとみられている。こちらもIntel 3の製造技術で製造するとインテルでは説明している。
インテルのデータセンター向け製品ロードマップ(出典：第4世代インテルXeonスケーラブル・プロセッサー発表、インテル株式会社)

　このように、インテルのインテルXeonスケーラブル・プロセッサーは、世界中のCSP、エンタープライズのデータセンター、そして今や携帯電話の通信キャリアにまで世界中のデータセンターで採用されるようになっている。第4世代インテルXeonスケーラブル・プロセッサーでは、アクセラレータを搭載することでさらに電力効率が改善され、サステナブルなデータセンターの構築に寄与するようになっており、データセンターの今後を検討する上で、第4世代インテルXeonスケーラブル・プロセッサーは見逃せない製品だ。 』