そしてAMDのリサ・スーCEOとIntelのパット・ゲルシンガーCEOは、これからCopilot+ PCをサポートする新しいSoCとなる「Ryzen AI 300」、「Lunar Lake」のアピールを行なった。
それぞれの詳細は別記事をご参照いただくとして、本記事では、ASUSのブースでAMDのRyzen AI 300シリーズを搭載した「Copilot+ PC」の注意書きとして貼られていた「Free Upgrade to Copilot+ PC Experience when available」がどんなことを意味するのかについて解説したい。
AMDはRyzen AI 300を既にOEMメーカーに出荷しており、ASUSが搭載PCを7月に投入すると明らかにしている。実際、ASUSはAMDの基調講演後に記者会見を行ない、Ryzen AI 300搭載PCを発表している。
関連記事
ASUS、Ryzen AI 300搭載のゲーミングノート
ASUS、Ryzen AI 300搭載ノートなどクリエイター向け「ProArt」3製品
ASUS、Ryzen AI 300搭載の薄型ノートなど「Vivobook」3製品
ASUSのRyzen AI 300搭載ノートPCだが、この記者会見の場にも、そしてCOMPUTEXのASUSブースでの展示にも「Free Upgrade to Copilot+ PC Experience when available」という注意書きが入っているのを見て、筆者が「おや? 」と思った。
ASUSのブースに展示されたRyzen AI 300シリーズの展示
AMDのRyzen AI 300のマーケティング担当であるRyzen AI 製品責任者 ラケシュ・アニグンディ氏にその点を問い正すと「7月の発売時点ではCopilot+ PCの機能は有効にはならない。将来どこかのタイミングでそれが有効になった段階で自動アップグレードが行なわれ利用できるようになる」と述べ、AMDがRyzen AI 300シリーズを発売しても、発売時点ではCopilot+ PCの機能は使えないという事実を明らかにした。
今回Intelが明らかにした前世代(Core Ultra)と比較したLunar Lakeの改良点をハイレベルでまとめると、以下の表の通りになる。それぞれのポイントで詳しく解説していく。 【表2】Lunar Lakeの特徴、比較のためにMeteor Lakeの特徴と合わせてまとめたもの(筆者作成)開発コードネーム Meteor Lake Lunar Lake
CPUコアは、4つのPコアと4つのEコアという構造になっている。Core Ultra(Meteor Lake)でIntelは、コンピュートタイルとは別にSoCタイルという別のダイの中に低電力Eコア(Low Power E-Core)を用意しており、OSが動作していてアイドル時やあまり負荷が高くないときにはその低電圧Eコアに切り替えて、Pコアと通常版Eコアから構成されているコンピュートタイルをオフにして電力消費を防ぐという仕組みになっていた。
PCI ExpressはGen 5が4レーン、Gen 4が4レーンになる。通常は前者にdGPU(単体GPU)を接続し、後者にストレージ(SSD)を接続することになるだろう。ほかにThunderbolt 4を3ポート持つ。その分のPCI Express Gen 4のポートが少なくとも12レーン分内部的にはあると考えられ、PCT的にはGen 5を4レーン、Gen 4を16レーンというのがスペックであると考えられる。
なお、ThunderboltのコントローラがThunderbolt 5(ないしはUSB4 Version 2.0)対応ではないのは、Lunar Lakeが薄型軽量ノートPCをターゲットにした製品であるためだろう。消費電力とのバランスを考えると、80GbpsというThunderbolt 5/USB4 Version 2.0は必要ないと判断された可能性が高い。
IAR Systemsは、RV32 32ビットRISC-Vコアと拡張機能をサポートする「IAR Embedded Workbench for RISC-V」の最初のバージョンをリリースした。今後のリリースでは、64ビットのサポートとより小型のRV32Eベース命令セットのサポート、機能安全認証とセキュリティソリューションが含まれる予定。
SEGGERは、同社のデバッグ・プローブJ-Link[40]、同社の統合開発環境Embedded Studio[41]、RTOSのembOSと組み込みソフトウェアにRISC-Vコアのサポートを追加した[42]。
FPGAコアのインスタントSoCRISC-Vコア。C++で定義されたRISC-Vコアを含むSystem On Chip。
ASTCは、組み込みIC用のRISC-V CPUを開発した[50]。
Centre for Development of Advanced Computing, India(C-DAC)は、64ビットのアウトオブオーダーのクアッドコアRISC-Vプロセッサを開発している[51]。
Cobham GaislerのNOEL-V 64ビット[52]。
ケンブリッジ大学コンピューター研究所が、FreeBSDプロジェクトと共同で、そのオペレーティングシステムを64ビットRISC-Vに移植し、ハードウェア・ソフトウェア研究プラットフォームとして使用していると発表している。
Esperanto Technologiesは、RISC-Vベースの高性能コア「ET-Maxion」、エネルギー効率の高いコア「ET-Minion」、グラフィックスプロセッサ「ET-Graphics」の3つのプロセッサを開発していると発表した[53]。
チューリッヒ工科大学とボローニャ大学は、エネルギー効率の高いIoTコンピューティングのための並列超低電力（PULP）プロジェクトの一環として、オープンソースのRISC-V PULPinoプロセッサを共同開発した[54]。
European Processor Initiative（EPI）、RISC-V Accelerator Stream。 [55][56]
インド工科大学マドラス校は、IoT用の小型32ビットCPUから、RapidIOやHybrid Memory Cube技術をベースにしたサーバーファームなどの倉庫規模のコンピュータ向けに設計された大規模64ビットCPUまで、6つの用途に合わせて6つのRISC-VオープンソースCPU設計を開発している。
lowRISCは、64ビットのRISC-V ISAをベースにした完全オープンソースのハードウェアSoCを実装する非営利プロジェクトである。
Nvidiaは、GeForceグラフィックスカードのFalconプロセッサを置き換えるためにRISC-Vを使用する計画[57]。
SiFiveは、同社初のRISC-Vアウトオブオーダー高性能CPUコア「U8シリーズプロセッサIP」を発表した[58]。
^ a b c “History” (英語). RISC-V International. 2023年9月29日閲覧。
^ "RISC-V is an open standard Instruction Set Architecture (ISA) enabling a new era of processor innovation through open collaboration" RISC-V International. About RISC-V. 2023-06-17閲覧.
^ “Insider's Computer Dictionary：ロード／ストア・アーキテクチャ とは？ - ＠IT”. atmarkit.itmedia.co.jp. 2024年3月29日閲覧。
^ “ロード・ストア命令 - くみこみックス”. mix.kumikomi.net. 2024年3月29日閲覧。
^ Privileged ISA Specification - RISC-V International
^ a b c “Instruction Sets Should be Free”. U.C. Berkeley Technical Reports. Regents of the University of California. 2016年11月15日閲覧。
^ Demerjian, C. (2013年). “A long look at how ARM licenses chips: Part 1”. SemiAccurate. 2018年7月21日閲覧。“How ARM licenses it’s IP for production: Part 2”. 2018年7月21日閲覧。
^ a b c d “The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA version 2.2”. University of California, Berkeley. 2017年5月25日閲覧。
^ “Draft Privileged ISA Specification 1.9”. RISC- V. RISC-V Foundation. 2016年8月30日閲覧。
^ Patterson, David A; Ditzel, David R. (October 1980). “The Case for the Reduced Instruction Set Computer”. ACM SIGARCH Computer Architecture News 8 (6): 25. doi:10.1145/641914.641917.
^ “Amber ARM-compatible core”. OpenCores. OpenCores. 2014年8月26日閲覧。
^ “ARM4U”. OpenCores. OpenCores. 2014年8月26日閲覧。
^ Patterson, David A.; Sequin, Carlo H. (1981). “RISC I: A reduced instruction set VLSI computer”. ISCA: 443-458.
^ Katevenis, Manolis G.H.; Sherburne, Jr., Robert W.; Patterson, David A. (August 1983). “The RISC II micro-architecture”. Proceedings VLSI 83 Conference.
^ Ungar, David; Blau, Ricki; Foley, Peter; Samples, Dain; Patterson, David (1984). “Architecture of SOAR: Smalltalk on a RISC”. ISCA: 188–197. doi:10.1145/800015.808182.
^ Lee, D.D.; Kong, S.I.; Hill, M.D.; Taylor, G.S.; Hodges, D.A.; Katz, R.H.; Patterson, D.A. (1989). “A VLSI chip set for a multiprocessor workstation. I. An RISC microprocessor with coprocessor interface and support for symbolic processing”. IEEE Journal of Solid-State Circuits 24 (6): 1688-1698. doi:10.1109/4.45007 2023年11月28日閲覧。.
^ Finley, Klint. “Turing Prize Winners Paved Way to Smartphone Chips”. Wired.com. 2018年3月21日閲覧。
^ “AndeStar Architecture”. Andes Technology. 2018年7月19日閲覧。 “Andes is a founding member of the RISC-V Foundation”
^ “Google, Oracle and HP Join RISC-V”. EE Times. UBM. 2016年2月11日閲覧。
^ “Members at a Glance”. riscv.org. 2018年1月2日閲覧。
^ “グーグル、オラクル、HPEなどがRISCプロセッサのオープンな命令セットを開発する「RISC-V」参加へ”. @IT. (2016年1月5日) 2016年10月25日閲覧。
^ “U.S.-based chip-tech group moving to Switzerland over trade curb fears” (英語). Reuters. (2019年11月25日) 2023年1月17日閲覧。
^ “Branding Guidelines” (英語). RISC-V International. 2023年1月17日閲覧。
^ “RISC-V Cores and SoC Overview”. RISC-V (2019年9月25日). 2019年10月5日閲覧。
^ “China's Alibaba is making a 16-core, 2.5 GHz RISC-V processor”. www.techspot.com. 2019年7月30日閲覧。
^ T-Head Semiconductor (2021年10月19日). “openc910”. GitHub. 2021年10月30日閲覧。
^ T-Head Semiconductor (2021年10月19日). “openc906”. GitHub. 2021年10月30日閲覧。
^ T-Head Semiconductor (2021年10月19日). “opene906”. GitHub. 2021年10月30日閲覧。
^ T-Head Semiconductor (2021年10月19日). “opene902”. GitHub. 2021年10月30日閲覧。
^ “Andes Technology”. RISC-V International. 2018年7月10日閲覧。
^ Manners (2016年11月23日). “Codasip and UltraSoC Combine on RISC-V”. Electronics Weekly. Metropolis International Group, Ltd.. 2016年11月23日閲覧。
^ “GigaDevice Unveils The GD32V Series With RISC-V Core in a Brand New 32-bit General Purpose Microcontroller”. www.gigadevice.com. 2019年8月29日閲覧。
^ “Sipeed Longan Nano - RISC-V GD32VF103CBT6 Development Board” (英語). www.seeedstudio.com. 2019年8月29日閲覧。
^ “GreenWaves GAP8 is a Low Power RISC-V IoT Processor Optimized for Artificial Intelligence Applications”. CNXSoft: Embedded Systems News (2018年2月27日). 2018年3月4日閲覧。
^ Yoshida, Junko (2018年2月26日). “AI Comes to Sensing Devices”. EE Times 2018年7月10日閲覧。
^ "GreenWaves Technologies Announces Availability of GAP8 Software Development Kit and GAPuino Development Board" (Press release). 22 May 2018.
^ Shilov. “Western Digital Reveals SweRV RISC-V Core, Cache Coherency over Ethernet Initiative”. www.anandtech.com. 2019年5月23日閲覧。
^ “Western Digital Releases SweRV RISC-V Core Source Code” (英語). AB Open (2019年1月28日). 2019年5月21日時点のオリジナルよりアーカイブ。2019年10月2日閲覧。
^ Cores-SweRV - GitHub
^ “SEGGER Adds Support for SiFive's Coreplex IP to Its Industry Leading J-Link Debug Probe”. 2017年9月19日閲覧。
^ “PR: SEGGER Embedded Studio supports RISC-V architecture”. 2017年11月23日閲覧。
^ “PR: SEGGER presents RTOS, stacks, middleware for RISC-V”. 2017年12月8日閲覧。
^ “HiFive1”. SiFive. 2018年7月10日閲覧。
^ SiFive. “Hi-Five1: Open-source Arduino-Compatible Development Kit”. Crowd Supply. 2016年12月2日閲覧。
^ “FU540 SoC CPU”. SiFive. 2018年10月24日閲覧。
^ “CloudBEAR”. 2018年10月16日閲覧。
^ “Syntacore”. 2018年12月11日閲覧。
^ “SCR1, open-source RISC-V core”. 2018年12月11日閲覧。
^ “RISC-V workshop proceedings” (2016年12月11日). 2018年12月11日閲覧。
^ "Re: [isa-dev] RISC V ISA for embedded systems" (Mailing list). 2016年11月10日閲覧。
^ “C-DAC announces Tech Conclave 2019”. The Times of India. 2019年4月12日閲覧。
^ “NOEL-V Processor”. Cobham Gaisler. 2020年1月14日閲覧。
^ “Esperanto exits stealth mode, aims at AI with a 4,096 core 7nm RISC-V monster”. wikichip.org (2018年1月). 2018年1月2日閲覧。
^ “PULPino GitHub project”. GitHub. 2018年2月2日閲覧。
^ “Accelerator Stream”. European Processor Initiative (EPI). 2020年2月22日閲覧。
^ Redmond (2019年8月20日). “How the European Processor Initiative is Leveraging RISC-V for the Future of Supercomputing”. RISC-V International News. RISC-V International. 2020年4月9日閲覧。
^ Xie, Joe (July 2016). NVIDIA RISC V Evaluation Story. 4th RISC-V Workshop. Youtube.
^ Andrei Frumusanu (2019年10月30日). “SiFive Announces First RISC-V OoO CPU Core: The U8-Series Processor IP”. Anandtech. 2019年11月14日閲覧。
^ スティーブンソンのロケットにちなんで命名
^ Asanović. “rocket-chip”. GitHub. RISC-V International. 2016年11月11日閲覧。
^ Celio. “riscv-boom”. GitHub. Regents of the University of California. 2020年3月29日閲覧。
^ 「きかんしゃトーマス」を題材にした童話に出てくる架空の列車の島に由来
^ Celio. “ucb-bar/riscv-sodor”. github. Regents of the University of California. 2019年10月25日閲覧。
^ Wolf. “picorv32”. GitHub. 2020年2月27日閲覧。
^ “scr1”. GitHub. Syntacore. 2020年1月13日閲覧。
^ Traber. “PULP: Parallel Ultra Low Power”. ETH Zurich, University of Bologna. 2016年8月5日閲覧。
^ Maruyama, Munetomo (2023-05-11), mmRISC-1 : RISC-V RV32IMAFC Core for MCU 2023年6月28日閲覧。
^ Almatary, Hesham. “RISC-V, seL4”. seL4 Documentation. Commonwealth Scientific and Industrial Research Organisation (CSIRO). 2018年7月13日閲覧。
^ Almatary, Hesham. “heshamelmatary”. GitHub. 2018年7月13日閲覧。
^ “[JavaScript ANGEL is a Javascript RISC-V ISA (RV64) Simulator that runs riscv-linux with BusyBox.]”. RISCV.org. 2019年1月17日閲覧。
^ Waterman, Andrew. “Draft Privileged ISA Specification 1.9”. RISC-V. RISC-V Foundation. 2016年8月30日閲覧。
^ "FreeBSD Wiki: RISC-V".
^ "FreeBSD Foundation: Initial FreeBSD RISC-V Architecture Port Committed".
^ Montezelo, Manuel. “Debian GNU/Linux port for RISC-V 64”. Google Groups. Google. 2018年7月19日閲覧。
^ “Architectures/RISC-V”. Fedora Wiki. Red Hat. 2016年9月26日閲覧。
^ Begari, Padmarao. “U-Boot port on RISC-V 32-bit is available”. Google Groups. Microsemi. 2017年2月15日閲覧。
公開資料、解説書
RISC-V Publications
David Patterson & John Hennessy: "Computer Organization and Design (RISC-V Edition)", Morgan Kaufmann, ISBN 978-0128122754 (Apr. 27th, 2017).
David Patterson & Andrew Waterman: "RISC-V reader: an open architecture atlas", Strawberry Canyon, ISBN 978-0-9992491-1-6 (Sep. 10th, 2017).
John Hennessy & David Patterson: "Computer Architecture (6th Edition)", Morgan Kaufmann, ISBN 978-0128119051 (Dec, 7th, 2017).
デイビッド・パターソン、アンドリュー・ウォーターマン、成田 光彰 (訳)：「RISC-V原典 オープンアーキテクチャのススメ」、日経BP社、ISBN 978-4822292812（2018年10月18日）。
公式ウェブサイト（英語） - RISC-V Foundation
“海外で急激に盛り上がる新CPU命令アーキテクチャ「RISC-V」”（後藤弘茂、2017年12月4日） - PC Watch
European Processor Initiative EPAC1.0 RISC-V Core Boots Linux on FPGA(HPCWire誌、2021年3月9日)
表話編歴
『米国時間2024年3月18日に行われたGDC 2024の技術セッション「Advanced Graphics Summit: GPU Work Graphs: Welcome to the Future of GPU Programming」において，AMDとMicrosoftは共同で，DirectX 12の新機能「Work Graph」を発表した（関連リンク）。本稿では，Work Graphとは何で，どのような利点をもたらすのかを解説したい。
さて，今回の本題であるWork Graphという用語が，ピンと来ない人もいることだろう。 ここでいう「Graph」とは，「グラフ構造」を意味している。マスで表される「ノード」と「ノード」を連結させたフローチャートのようなネットワーク構造では，あるノードの処理系で特定の条件が成立すると，成立条件ごとにそれぞれ別の接続先ノードに処理系が移る。処理が移るときは，上流のノードが出力したデータが，下流のノードに入力されていく。 Work Graphにおけるノードとは，GPUのタスクを表す。それは処理系の実行命令（dispatch）に相当するコマンドであったり，単一スレッドで動作するシェーダプログラムであったり，あるいは同一のシェーダを並列で動かすグループスレッドのような場合もある。 Work Graphのメリットは，これまではGPUが処理するときに，オーケストラにおける指揮者のような役割をしていたCPUの関与が，ほとんど不要になること。GPU自身が，自発的に各処理系の実行を進められるのだ。
一方で，Work GraphをPlayStation 5やXbox Series X|Sといったゲーム機のGPUで利用できるかは不明だ。現状，AMDは「Work Graphは，Radeon RX 7000系（RDNA3ベース）のGPUからの対応」としているので，RDNA2系のGPUを搭載するPS5やXbox Series X|Sでは対応できない可能性がある。
【図8】ブルーは共通ブロック、シルバーが個別部となる。あと、Vitis AIE toolsがおそらくはRyzen AI Softwareのことだと思われる。
AIに関してはGPUを使うならROCm、CPUでやるならZenDNN、NPUを使うならONNXベースのRyzen AI Softwareを使う格好となる。
2022年のFinancial Analyst Dayにおけるロードマップ(図8)では、クライアントも含めてぼちぼちUnified AI Stack 2.0がリリースされる予定なのだが、今のところ具体的な登場時期などは明らかにされていない。で、これを見る限りはやっぱりAMDも自社のハードウェアのことしか考えて居ない。NVIDIAは言うに及ばない。
この状況でヘテロジニアスコンピューティングが普及するというのは、つまりアプリケーション側がどんなプラットフォームで動いているのかを確認の上、IntelならoneAPIなりOpenVINOを、AMDならROCmなりUnified AI Stackなりを、NVIDIAならCUDAを使ってそれぞれ処理を行なうように記述しないといけない、ということである。
ジジイがあれこれ考えた 