龍芯

龍芯
https://ja.wikipedia.org/wiki/%E9%BE%8D%E8%8A%AF

『この記事は中国語版の対応するページを翻訳することにより充実させることができます。(2019年8月)

翻訳前に重要な指示を読むには右にある[表示]をクリックしてください。
加筆をお願いします

この項目「龍芯」は加筆依頼に出されており、内容をより充実させるために次の点に関する加筆が求められています。
加筆の要点 – 龙芯ベースの製品、龙芯ソフトウェアの生態情報
(貼付後はWikipedia:加筆依頼のページに依頼内容を記述してください。記述が無いとタグは除去されます)
(2019年8月)
Question book-4.svg

この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。
出典検索?: “龍芯” – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL(2019年8月)
Ambox outdated serious.svg

この記事は更新が必要とされています。
この記事には古い情報が掲載されています。編集の際に新しい情報を記事に反映させてください。反映後、このタグは除去してください。(2019年8月)』

『龙芯(中: 龙芯英: Loongson,旧名英: Godson[1])は、中国科学院コンピューティング技術研究所の胡偉武およびその他によって設計された汎用中央処理装置であり、MIPSアーキテクチャとLoongISA®縮小命令セットアーキテクチャを使用してMIPS®命令セットを購入します[2]。

龙芯1系列は組み込みチップであり、多くの企業で使用されています。

龙芯2系列の速度は最大1 GHzで、シンクライアントや産業用制御などのローエンドアプリケーションで使用されます。

龙芯3系列は、デスクトップ、サーバー、スーパーコンピューター、産業用制御などの分野で2010年に発売されました。

現在、中国科学院のコンピューティング技術研究所は、龙芯中央処理装置を搭載したスーパーコンピュータープログラムも開発しています[3]。』

『履歴

Godson時代(2000-2010)

2000龙芯一号(Godson-1)開発を開始。

2001年5月、中国科学院コンピューティング技術研究所の知識革新プロジェクトの支援により、龙芯グループが正式に設立されました。

2001年8月19日龙芯一号の設計および検証システムは、Linuxオペレーティングシステムを正常に起動しました。

2002年8月10日中国初の汎用CPU龙芯一号(コードXIA50)が成功しました。

2003年10月17日中国で最初の64ビット汎用CPU龙芯2B(コードネームMZD110)が成功しました。

2004年9月28日龙芯2C(コードネームDXP100)は成功しました。

2006年3月18日、周波数が1 GHzを超える中国初の汎用CPU龙芯2E(コードネームCZ70)がリリースされました。

2006年10月、中国とフランスは北京のロンソンプロセッサに関する中国科学アカデミーとSTMicroelectronicsの間で戦略的協力協定に署名し、胡錦涛国家主席とジャックシラクフランス大統領はこの協定の調印式に出席しました。

2007年7月31日龙芯2F(コードネームPLA80)が正常にリリースされました。龙芯2Fは龙芯の最初の製品チップです。

2009年9月28日中国初のクアッドコアCPU龙芯3A(コードネームPRC60)の成功。
産業時代(2010-現在)

2010年4月、中国科学院と北京は共同で株式の投資と設立を主導し、龙芯テクノロジー株式会社を設立し、龙芯は正式に研究開発から工業化に移行しました。

2012年10月8コア32nm龙芯3B1500フィルムが成功。

2013年12月龙芯テクノロジー株式会社は、北京市海淀区稲香湖路中関村環境保護科学技術実証公園龍芯工業園区に移転しました。

2015年8月龙芯の次世代高性能プロセッサアーキテクチャGS464Eがリリースされました。

プロセッサ/命令セット

龙芯一号

龙芯1号系列と2009年に龙芯テクノロジー株式会社がリリースした龙芯一号は同じ製品ではないことに注意してください。

龙芯一号(英語名Godson-1)は2000年に開発されました。

2001年8月19日、龙芯一号ロジックデザインがFPGAプラットフォームで実行されました。したがって、8月19日は龙芯の誕生日に指定されました。 龙芯一号の物理設計には3つのバージョンがあり、Aソリューションは龙芯がサードパーティから委託するように設計されており、Bプランは実験的なフロープラン、Cプランは量産プランです。 2002年8月10日、龙芯一号(プログラム)がオペレーティングシステムを正常に点灯し、8月29日、龙芯一号(Cソリューション)がオペレーティングシステムを正常に起動しました。 龙芯一号は、メイン周波数266MHz、32ビットの単一放射、オンチップの400万個のトランジスタを備えた0.18ミクロンCMOSプロセスでストリーミングされます。 MIPSIIIに似たRISC命令セットは、7ステージの動的パイプライン、32ビット整数ユニット、および64ビット浮動小数点ユニットを備えています。全体的なパフォーマンスは、Intel Pentium IIよりも低くなっています。コンピューター業界に従事していた胡偉武の指導者夏培粛の50周年を記念して、「龙芯一号」は「XIA50」と名付けられました。

2009年、中国石油大学の科学技術修士号とその研究チームは、龙芯2EへのWindows®CEの移植を実現し、龙芯の初期の組み込みエコシステムの開発を支援しました。ただし、2EのCE BSPと龙芯一号のBSPは同じものではないことに注意する必要があります。[4]
龙芯1号シリーズ

2010年4月、龙芯テクノロジー株式会社は正式に設立され、中国北京市海淀区稲香湖路中関村環境保護科学技術実証公園龍芯工業園区に定住しました。会社の設立後、龙芯調査市場は、ローエンドの組み込み製品ラインである龙芯1号系列を再確立しました。現在知られている製品は、龙芯 1A、1B、1C300 / 1C101(指紋生体認証アプリケーションチップ)、1D(超音波測定チップ)、1E04 / 1E0300 / 1E1000(1Eシリーズは龙芯航空宇宙向けの特別な照射防止プロセッサです)1F04 / 1F300(1Fシリーズは龙芯スペース特別な照射防止ブリッジをサポートする1Eシリーズです)、1G(オーディオ専用チップ)、1H(石油掘削高温チップ)、1J(抗照射シングルチップ)です。
龙芯1A

龙芯 1Aは、2011年の市場調査に基づいて龙芯が開発した組み込み市場向けのプロセッサです。 龙芯1Aプロセッサは、その設計の観点から、龙芯2Hを差し引いたものと見なすことができます。 龙芯1Aチップのメイン周波数は266MHzで、32ビットのスーパースカラーGS232プロセッサコアを使用します。二重発行順不同実行はMIPS32命令セットと互換性があります。第1レベルの命令キャッシュは16KB、第1レベルのデータキャッシュは16KBです。 130nm CMOSプロセスで製造され、448ピンの23mm * 23mm BGAパッケージで提供され、消費電力は1W未満です。 龙芯1Aは2012年に製品を供給しました。 龙芯1Aは、龙芯の他のプロセッサーのブリッジとして使用できます。

龙芯1Aは以前の龙芯1とはまったく異なる製品であり、龙芯1Aプログラムとは何の関係もないことに注意してください。

龙芯1B

龙芯1Bは、市場調査に基づいて組み込み市場向けに龙芯が開発したプロセッサです。龙芯1Bは、龙芯1Aの簡易版とみなすことができます。これは、組み込みプロセッサの開発におけるゴッドソンの継続的な減算の成果です。 龙芯1Bは、龙芯1Aより先に2011年にリリースされました。 200MHzでクロックされる龙芯1B、統合32ビットスーパースカラープロセッサコア(GS232)、デュアルイシューアウトオブオーダー実行構造は、MIPS32命令セット、5ステージパイプライン、8 KBの第1レベルの命令キャッシュ、および8 KBの第1レベルのデータキャッシュをサポートします。 130nm CMOSプロセスで製造された17mm * 17mm BGAパッケージは256ピンで、消費電力は<0.5Wです。最大の機能の1つは、12個のUART(シリアル)インターフェイスがあることです。 龙芯1Bは、システム全体の観点からコスト削減チップを検討した龙芯の歴史の中で初めてです。
龙芯1C300

2013年に発売された龙芯1Cは、指紋生体認証アプリケーション向けです。 龙芯1C300は300MHzでクロック駆動され、MIPS32命令セットと互換性のある32ビットスーパースカラープロセッサコア(GS232)のデュアル送信順不同実装を使用します;第1レベルの命令キャッシュは16KB、第1レベルのデータキャッシュは16KBです。 20mm * 20mm QFP176パッケージと130W CMOSプロセスで製造され、消費電力は<0.5Wです。

胡偉武の指導者である夏培粛の90歳の誕生日を記念して、龙芯1CのコードネームはXPS90です。
龙芯1C101

龙芯1C101は8MHzのクロックで動作し、32ビットプロセッサコア(GS132R)のシングル発行シーケンシャル実行を使用し、パッケージサイズ12mmx12mm、ピンカウント64、パッケージQFP64で130nmプロセスで製造されます。消費電力16.5mW /16.5μW

龙芯1C101チップは、「超人智能锁」用に2018年に龙芯によって開発および提供されたチップです。
龙芯1D

2014年に発売された龙芯1Dは、ユーザーのニーズに合わせてスマート水道メーター、ガスメーター、カロリーメーター用に龙芯がカスタマイズした特別な超音波計測チップです。 龙芯1Dは8MHzでクロックされ、MIPS 32命令セットと互換性のある32ビットプロセッサコア(GS132)を実行するために単一の送信シーケンスを使用します。オンチップメモリは4KB + 1KBSRAMおよび64KBFlashです。これには、1つの超音波パルス発生器、1つのアナログコンパレータ、および1つの時間デジタル変換器が含まれています。パッケージサイズ12mm * 12mm QFP80、消費電力100uWの130nm EFlashプロセスで製造。

龙芯1G

龙芯1Gは、「苏州上声音响」で使用される、顧客のニーズに合わせてカスタマイズされた特別なオーディオチップです。 龙芯1Gチップには、GS232デュアル埋め込み龙芯プロセッサーコア、LCDコントローラー、2つの適応MAC、DDR2コントローラー、USB2.0インターフェース、SPIコントローラーを含む各インターフェース8KBの命令およびデータキャッシュと統合された主な機能があります。 AC97コントローラー、I2Cコントローラー、RTCインターフェース、PWMコントローラー、GPIOポートなど

龙芯1H

2015年、新しく開発された龙芯1Hチップは、石油掘削の分野でのLWDアプリケーション向けに設計され、設計目標は175°Cの超高温作業条件下での長期にわたる信頼できる動作です。 龙芯1Hは8MHzでクロックを供給し、シングルショット実行、GS132プロセッサコア、MIPS32命令セット互換、3ステージパイプライン、統合単精度浮動小数点コプロセッサ、オンチップRAM /フラッシュ/ EEPROM、24ビットADC、コンパレータ、電源管理およびその他のモジュール、タイマー、SPI、UART、I2C、CAN、その他のインターフェース。このチップは設計フローとアプリケーション検証を完了し、商品化されています。製造プロセスは、14mm * 14mm QFP100にパッケージ化された130nm EFlashプロセスを使用し、50mWを消費します。 龙芯1Hは2017年4月にリリースされました。現在、龙芯1Hは長清油田で使用されています。

龙芯2号シリーズ

龙芯2号系列のオリジナルバージョンは、0.13ミクロンプロセステクノロジーに基づいていました。 龙芯2号系列は、2B、2C、2D、2E、2F / 2F-1000、2G / 2GQ、2H、2I(2GP)、2K1000 / 2K2000モデルとして知られています。 龙芯2プロセッサは64ビットプロセッサであり、初期のモデルは4ビットの順不同64ビットGS464シリーズプロセッサコアでしたが、新しいプロセッサはGS464Eプロセッサコアにアップグレードされました。 龙芯2Kプロセッサは、デュアル発行の順不同のGS264プロセッサコアを備えた64ビットデュアルコアプロセッサです。 龙芯2GQは4コアプロセッサです。

龙芯2A / 2B

龙芯2の設計は、2002年7月に4つの問題と順不同の設計、64ビットの設計、7〜10のパイプラインで始まりました。 龙芯2レジスタファイルは2つのオプションで設計されており、AスキームはTSカレントチップの商用レジスタファイルを使用し、BスキームはSMICで使用されるマイクロエレクトロニクスセンター設計のレジスタファイルを使用します。 Aスキームで採用されている商用レジスタファイルの設計に欠陥があり、チップが故障します。 Bソリューションの開発に成功し、2003年10月17日にオペレーティングシステムが正常に起動し、最大周波数は300MHz、消費電力は1W〜2Wです。同じメイン周波数で、龙芯2Bのパフォーマンスは、Pentium IIを超えています。PentiumIIは、Godson-1の3〜5倍です。毛泽东会長の誕生日110周年を記念して、龙芯2BはMZD110というコードネームを付けました。 龙芯2のパフォーマンスは、以前に開発されたGodson-1の3倍であり、同じPentium IIのパフォーマンスを超えています。

龙芯2C

龙芯2Cは、龙芯2Bの最適化バージョンです。上海SMICでは、SMICが0.18ミクロンのCMOSプロセスを使用して多くのテープアウトに成功し、2004年9月28日にフィルムのリリースに成功し、最終チップの定格は500MHzになりました。 龙芯2Cのパフォーマンスは、以前開発された龙芯2Bの3倍であり、同じ周波数で同じPentium IIIのパフォーマンスを達成しています。 邓小平の100歳の誕生日を記念するため、龙芯2CのコードネームはDXP-100です。
龙芯2D

龙芯プロセッサの初期の開発履歴によると、基本的に1年に1つのプロセッサストリームがあります。 龙芯2Cは2004年にリリースされ、龙芯2Eは2006年にリリースされたため、龙芯2Dは2005年にリリースされた製品であると推測できます。中国科学アカデミーのマイクロエレクトロニクス研究所の研究者である黄令仪の回想で、彼女は龙芯2Dの物理設計に関与していると述べました。 「龙芯的足迹」の記事「2006年のレビューと2007年の展望」で、胡伟武は「2005年に直面した厳しい状況が龙芯2Eに戦闘の悲劇的な色を与えた」と述べたため、龙芯2Dは単一の映画である可能性が高いと推測できます。失敗したモデル、または途中で放棄されたモデル。

龙芯2E

龙芯2Eは2005年11月末に映画に配信され、2006年3月18日にリリースされました。

龙芯2Eプロセッサの正面写真

2006年9月13日、龙芯2EはCZ70と名付けられ、長い行進の70周年を記念して、科学技術省、そしてその後、科学技術大臣徐冠華によって承認されました。

龙芯2Eは、中国本土で最初に90ナノメートルの技術で設計されたプロセッサで、トランジスタ数は4,700万で、最大周波数は1 GHzに達します。 龙芯2Eのチップサイズは6.8mm * 5.2mmで、Intel Pentium 4の1/4に過ぎません。龙芯2Eプロトタイプで測定されたSPEC CPU2000スコアは、固定小数点503ポイント、浮動小数点503ポイント、最高の倍精度浮動小数点演算速度は3.99GFlopsです。 龙芯2Eのパフォーマンスは龙芯2Cの3倍であり、中〜低価格のIntel Pentium IVプロセッサーのレベルに達します。 龙芯2Eの最適化された設計プロセスで、STMicroelectronicsは龙芯と協力しました。 龙芯2Eの成功に基づいて、STMicroelectronicsはライセンス料で3百万米ドルを超える龙芯2E / 2Fの生産および販売承認を購入し、中国のコンピューターコアテクノロジーの外部承認の先例を設定しました。 龙芯2EのNorthbridgeはFPGAを使用して実装されているため、コストが高く、プロセッサは大量生産されていません。 [5][6]

龙芯2F / 2F1000

龙芯2Fは2007年7月31日に正常にリリースされました。 龙芯2Fは、龙芯の最初の成功した商業プロセッサです。軍の創立80周年を記念して、龙芯2FコードネームはPLA80です。 龙芯2Fには、800MHzでクロックされる5,100万個のトランジスタが含まれ、STMicroelectronicsの90ナノメートルプロセスを使用しています。命令セットの64ビットMIPS IIIと完全に互換性があります。 龙芯2Fプロセッサーを搭載した福坂ミニコンピューターと8089A / Dラップトップは、多くのファンに販売されています。これまでのところ、これらの2つの製品を保持している龙芯ファンの数はまだ多くあります。

これは、Richard Stallman 龙芯2Fチップを搭載した江蘇省龙梦(Lemote)ノートブックコンピューターに属し、コンピューターはBIOSレベルで完全に無料のソフトウェアです。

2007年12月に、336の64ビット龙芯2Fプロセッサを搭載した中国初の国内兆高性能コンピューター KD-50-Iが正常に統合され、理論上のピークコンピューティング容量は1.008兆に達しました。このプロジェクトは、中国科学技術大学の学者陳国良(コンピューターエキスパート)が主催しました。コンピューターのコストは800,000 RMB未満に制御されます。[7][8]。

龙芯2G / 2G + / 2GQ / 2G-2000

龙芯2Gは、「High Core Safety Computer CPU Development and Application」原子力高規模主要プロジェクトの支援を受けて開発されました。2008年に設計されましたが、龙芯の2Gおよび3Aプロジェクトの同時実装により、開発の進捗に影響を与える重複がありました。 2010年に正常に開発されました。 龙芯2Gは65ナノメートルプロセスを採用し、主周波数は1.0 GHz、トランジスタ数は1億、命令セットはMIPS64と互換性があり、X86バイナリ変換アクセラレーション命令が追加され、龙芯メディア拡張命令に加えて、64 KB命令と64 KBデータのL1キャッシュ、1 MBがあります。 L2キャッシュ、消費電力3W。このプロセッサでは、X86バイナリ変換テクノロジが使用され、MIPSプラットフォームでX86ダイナミックバイナリ変換を実装する方法が提案されています。 龙芯2Gは、龙芯3A1000のシングルコアバージョンに相当します。 龙芯2GQは、クアッドコアプロセッサである龙芯2Gの製品版です。 龙芯2GQと龙芯3A1000の違いは、龙芯2GQは複数の相互接続をサポートしていないことです。龙芯2GPは後に龙芯2Iと改名されました。

龙芯2H

龙芯2Hは、龙芯2Gプロセッサおよび龙芯1A(2F Southbridge)の後継であり、セキュリティで保護されたコンピューター用のシングルチップソリューションを提供することを目的としています。 龙芯2Hは、周波数が1 GHz以上の65 nmプロセスで実装されています。主にネットワーク機器に使用されます。 MIPS64命令セットと互換性があり、X86バイナリ変換命令セットをサポートします。 64KBの命令L1cacheと64KBのデータL1cache、512KBのL2cacheがあります。統合されたGS232Vメディア処理IP。

龙芯2Hの最初のアプリケーションはネットブックでしたが、ネットブック市場が消滅したため、この分野には適用されませんでした。 龙芯2Hは、主に産業用制御の分野、およびファイアウォールを含むネットワークセキュリティの分野で使用されます。 龙芯2Hは2012年にリリースされ、サンプルは2013年にリリースされ、製品は2014年にリリースされました。 龙芯2Hのフローは、龙芯が複雑なSOCの設計能力を習得したことを示しています。 龙芯2Hの特徴は、多くの機能を統合した大規模で包括的な機能であり、チップ設計は複雑ですが、特定のアプリケーション向けに最適化されていません。 龙芯2Hは、スタンドアロンSOCまたはHTインターフェイスのサウスブリッジチップとして使用できます。

龙芯2I

龙芯アシニアメンテナー「Flygoat」の分析によれば、龙芯2Iは龙芯2GP0800Dの別のコード名です。

龙芯2K1000

龙芯2K1000は、デュアル送信64ビットGS264マイクロ構造、40 nmプロセス、1 GHzでクロックされる商用グレードチップ、および800 MHzでクロックされる産業グレードチップを使用するデュアルコアプロセッサです。

龙芯2K1000プロセッサの正面写真

龙芯Pi二代目ホームの正面写真

龙芯2K1000プロセッサは龙芯2Hのアップグレードチップであり、その計算性能とIO帯域幅は龙芯2Hよりも大幅に高くなっています。 龙芯2K1000は、タブレットと産業用制御分野の両方でのネットワーク通信アプリケーション向けに設計されています。

統合された64ビットDDR3コントローラー、2つのGMACコントローラー、2つのX4PCIEコントローラーは、6 X1モードで構成できます。統合共有1MBセカンダリキャッシュ、統合GPU、ディスプレイコントローラー、デュアルDVIディスプレイのサポート。統合64ビット533MHz DDR2 / 3コントローラー、1 SATA2.0インターフェイス、4 USB2.0インターフェイス、2 RGMIIギガビットネットワークインターフェイス、統合HDA / AC97 / I2Sインターフェイス、統合RTC / HPETモジュール。最大4つのUARTコントローラー、1つのNANDコントローラー、2つのCANコントローラー、および1つのSDIOコントローラーを統合します。

龙芯2K2000

龙芯2K2000は、計画中の龙芯2K1000のアップグレード版であり、2 GHzの周波数で28ナノメートルプロセスで生産される予定です。

龙芯3号シリーズ

龙芯3プロセッサは、4送信64ビットマルチコアプロセッサです。現在、龙芯3B1500プロセッサは8コアであることに加えて、他の龙芯3プロセッサは4コアです。 龙芯3C5000プロセッサは、プロセッサコアを16に増やします。

龙芯3プロセッサの微細構造は、GS464、GS464E、GS464V、およびGS464EV(GS464v)に分かれています。

龙芯3A1000

龙芯3A1000は、STMicroelectronicsの65nmプロセスフローを使用して2008年末に納品されました。2009年5月20日、龙芯3A1000ウェーハ生産は組立ラインから外れました。9月28日、サンプルが戻って、800MHz-1GHzのクロックでオペレーティングシステムを正常に起動しました。 龙芯3A1000は2010年5月中旬に最初に改訂およびリリースされました。10月末の最初の改訂は成功しました。 3A1000の2番目のリビジョンは2012年2月下旬にリリースされ、2012年8月中旬に正常にリリースされました。 龙芯3A1000は、4つの4つのアウトオブオーダー実行GS464コア、9ステージパイプライン、64KBプライマリデータキャッシュおよび64KBファーストレベル命令キャッシュ、4MB共有セカンダリキャッシュ、最大周波数1GHz、消費電力15w(ダイナミックドロップをサポート)を統合します周波数)、チップ面積は174mm2、トランジスタ数は4億2500万です。各CPUコアには2つの浮動小数点乗算および加算パーツが含まれ、倍精度浮動小数点パフォーマンスピークは16GFlopsです。 龙芯3A1000プロセッサには、x86バイナリ変換アクセラレーション命令が実装されています。 3A100は、HT1.0 * 2、PCIコントローラー、LPC、SPI、UART、GPIOを統合しています。 1121ピンと40mm x 40mm FCBGAパッケージを備えた統合72ビットDDR2 / 3コントローラー。

龙芯3B1000

2010年11月の終わりに、3B1000チップの最初のバッチがリリースされ、2011年2月上旬にリリースされ、7月上旬に返却されました。 龙芯3B1000は2度目の再設計を行い、2011年12月上旬にリリースされ、2012年4月末に返却されました。

龙芯3B1000は、高性能マルチコアCPU R&Dおよび原子力ハイベースプロジェクトのアプリケーションでサポートされています。STMicroelectronicsの65ナノメートルプロセスで設計されており、周波数は1 GHz、消費電力は25 Wです。8つの64ビット4発行の順不同の龙芯ベクトル実装を統合しています。プロセッサコアGS464V、4MBセカンダリキャッシュ、各コアには2つの256ビットベクターコンポーネントが含まれ、ピーク浮動小数点パフォーマンスは128GFLOPSです。

龙芯3B1000の最大の特徴は、GS464コアの浮動小数点コンポーネントと浮動小数点レジスタファイルを2つの256ビットベクトル処理コンポーネントと128×256ビットベクトルレジスタファイルで置き換える龙芯ベクトルプロセッサコアの設計です。 1 GHzでの龙芯3Bのピーク倍精度浮動小数点計算機能は、128 GFlopsに達します。 龙芯3Bプロセッサには、300を超える専用のベクトル処理命令が実装されています。

龙芯3Bチップの面積は300mm2で、トランジスタの数は6億個近くです。

龙芯3B1500

龙芯3B1500は、2012年1月中旬に設計および出荷されました。サンプルは2012年8月末に採取されました。その後、プロセスは32nmから28nmに移行し、2013年4月末にリリースされました。10月末にサンプルが受け取られましたが、フィルムは成功しませんでした。その後、32nmプロセスに復元され、何らかの方法でフィルムのコストが補償されました。そのため、再度改訂され、2015年1月末にリリースされました。サンプルは2015年6月下旬に受領されました。

龙芯3B1500Eプロセッサの正面写真

龙梦A1310マザーボード(統合された龙芯3B1500Eプロセッサ)

龙芯は当初16コアの龙芯3Cプロセッサーの発売を計画していましたが、戦略的な調整により、当初の龙芯3Cはキャンセルされ、8コアの龙芯3B1500は縮小されました。 龙芯3B1500は、8つの4号アウトオブオーダー64ビットGS464Vプロセッサコア、9ステージパイプラインを統合し、各プロセッサコアは64KBのプライベート第一レベル命令キャッシュと64KBのプライベートプライマリデータキャッシュ、128KBプライベートセカンダリキャッシュを備えています8MB 3レベル共有キャッシュ、SMICの32nmプロセスを使用、チップ面積180mm2、トランジスタ数11億、1.5GHzでクロック、フリップチップボールグリッドアレイ(フリップチップBGA)パッケージ、チップピン数1121、パッケージサイズ40mm×40mm。シングルチップの倍精度浮動小数点演算能力は192GFlopsに達します。消費電力は30w(標準)/ 60w(ベクター)です。

インターフェイスには、HT2.0 * 2、PCI、LPC、SPI、UART、GPIO、72ビットDDR2 / 3コントローラーがあります。
龙芯3A2000 / 3B2000

龙芯3A2000は2014年11月上旬に映画に配信され、2015年4月10日にブラインド映画が取得されました。 2015年8月18日、龙芯は記者会見を開き、新製品を正式にリリースしました。 2015年9月と2016年3月に、それぞれ1回目の改訂設計と2回目の改訂設計が実施されました。

龙芯3A2000プロセッサは、64ビットGS464Eプロセッサコアの4つの問題の順不同の実装を4つ統合し、GS464Eマイクロアーキテクチャを使用する最初のプロセッサです。 SMICの40nm CMOSプロセスで製造され、周波数は800〜1000MHz、SPEC CPU2006スコアは1GHzで6.9です。パッケージタイプFCBGA、1121ピン、パッケージサイズ40mm×40mm。 GS464Eプロセッサコアは、統合された64KBレベル1命令キャッシュ、64KBレベル1データキャッシュ、256KBレベル2キャッシュ、および4MBレベル3キャッシュを備えたGS464の改良バージョンです。特に、GS464Eプロセッサコアのストリームパフォーマンスは大幅に改善され、シングルコアSTREAMのパフォーマンスは6.3GB / sであり、これは龙芯3A1000の20倍です。パイプラインは、GS464の第9レベルから第12レベルにアップグレードされました。 16GFlopsのピーク浮動小数点パフォーマンス。

インターフェースでは、龙芯3A200は2つのHT3.0インターフェース、PCIコントローラー、LPC、SPI、UART、GPIO、72ビットDDR2 / 3-1333×2コントローラーを統合します。
龙芯3A1500-I

龙芯3A1500-Iは、龙芯3A2000の陶器で密封されたバージョンで、工業用グレードのチップで、SMICの40nm LLテクノロジーを使用して、700〜1000MHzの周波数でストリーミングします。推奨周波数は800MHzです。
龙芯3A3000 / 3B3000

龙芯3A3000は2016年2月中旬に納品され、6月中旬に盲目的に封印されました。 2016年10月17日、龙芯3A3000は量産に入ることができます。

2017年4月26日、龙芯は記者会見を開き、龙芯3A3000プロセッサを正式にリリースしました。

龙芯3A3000 / 3B3000は1.2Hz〜1.5GHzでクロックされ、4コアプロセッサであり、4つの問題のアウトオブオーダー64ビットスーパースカラープロセッサコア(GS464E)を4つ使用し、MIPS64命令セットをサポートし、Loongex®拡張命令セットLoongISA®をサポートします1.0、12ステージのスーパースカラーパイプラインを使用、各コアには2つの固定小数点ユニット、2つの浮動小数点ユニット、および2つのメモリアクセスユニットがあります。各プロセッサコアには64KBプライベートレベル1命令キャッシュと64KBプライベートレベル1データキャッシュが含まれ、各プロセッサには256KBのプライベートL2キャッシュが含まれ、すべてのプロセッサコアは8MB L3キャッシュを共有します。

龙芯3A3000プロセッサの正面写真

龙芯3A2000と比較して、SMICの40nmからSTの28nm CMOSプロセスへのストリーマープロセスに加えて、プロセッサのL3キャッシュも4MBから8MBに増加しました。ピーク浮動小数点パフォーマンス24GFlops。 1121ピンの40mm * 40mm BGAパッケージでパッケージされ、標準消費電力は<40W@1.5GHzです。 統合インターフェースはHT3.0 * 2、PCIコントローラー、LPC、SPI、UART、GPIO、72ビットDDR2 / 3-1600 * 2であり、ECCをサポートしています。 龙芯3A3000の全体的なパフォーマンスは、Intel®Atom™J1900プロセッサーと同等です。

龙芯3A3000の成功後、龙芯テクノロジー株式会社胡伟武の社長はスピーチで「私たちのゴッドソン3号-龙芯の15周年」、「3A3000の一般的な処理性能は国際的な一般処理を超えました。パフォーマンスの最初のしきい値であるシングルコアSPEC CPU2006パフォーマンスは、サーバー向けのARMのハイエンドプロセッサ、Intelのローエンドシリーズ(Atomシリーズ)プロセッサとVIAプロセッサ、および3A3000のメモリ帯域幅と同等です。 AMDおよびIntelのハイエンドシリーズ(コアシリーズ)と同レベルです。このパフォーマンスは、政党や官公庁に代表されるトランザクション処理アプリケーションに十分です。」[9]

龙芯3A4000 / 3B4000

龙芯の次世代高性能プロセッサは、龙芯の最新のGS464EV(GS464v)微細構造を使用しています。 龙芯3A4000は依然としてST FD-SOI 28nmプロセスを使用していますが、メイン周波数は2.0GHzに増加し、全体的なパフォーマンスは前世代の3A3000の2倍になりました。[10]

龙芯3A4000 / 3B4000は4つのGS464EVコアを統合し、MIPS®リリース5命令セットとLoongISA®2.0自律型命令セットをサポートします。 龙芯3A4000のspec2006シングルコアベーススコアintおよびfpスコアは20ポイント、IPCは10ポイント/ GHzです。通常の消費電力は、1.6GHzで40W、1.8GHzで60W、2.0GHzで80Wで、動的周波数変調をサポートしています。 龙芯3A4000 / 3B4000は、256ビットのベクトルアクセラレータと、128 GFlopsのシングルチップ浮動小数点パフォーマンスを統合しています。

統合インターフェースはHT3.0 * 2、LPC、SPI、UART、GPIO、64ビットDDR4-2400MHz * 2であり、ECCをサポートし、安全で信頼できるデバイスをサポートします。
龙芯3A5000 / 3C5000

龙芯の次世代高性能は、2019年末または2020年初頭にストリーミング配信される予定です。3A4000プロセッサのマイクロ構造GS464EVは14 / 12nmプロセスで使用され、メイン周波数は2.5GHzに増加します。 3A5000は4コアプロセッサですが、3C5000は16コアプロセッサになります。

龙芯チップセットシリーズ

龙芯7A1000

龙芯7A1000タイプブリッジは、龙芯3プロセッサの最初のチップセット製品であり、AMD RS780(E)+ SB710チップセットを置き換えて、龙芯プロセッサにNorth-South Bridge機能を提供することを目標としています。主な機能は次のとおりです。

3A3000でマザーボードに統合された龙芯7A1000ブリッジの正面写真

統合16ビットHT3.0インターフェイス、コアGC1000 GPU、ディスプレイコントローラー、デュアルDVOディスプレイのサポート、16ビットDDR3メモリコントローラー、3つのX8PCIE2.0インターフェイス、各X8インターフェイスは2つの独立したインターフェイスに分割可能X4インターフェース。 2つのX4PCIE2.0インターフェイスは、6つの独立したX1インターフェイスに分割できます。 3 SATA2.0、6 USB 2.0、2 RGMIIギガビットイーサネットインターフェイス、HDA / AC97、RTC / HPETモジュール、1個のフル機能UARTコントローラー、6個のI2Cコントローラー、1個のLPCコントローラー、1個SPIコントローラー、複数のGPIOピン。

今後の龙芯3A4000はAMDのRS780チップセットを使用しなくなりますが、ブリッジの選択でAMDの影響を受けないようにするために、龙芯7Aはブリッジとして使用されます。
龙芯7A2000

龙芯の次世代のサポートブリッジとして、龙芯7A2000は、龙芯7A1000のアップグレードバージョンです。 7A1000と比較して、7A2000 PCIEコントローラーコードは龙芯によって作成され、PCIE Gen3です。 STの28nm FD-SOIプロセスを使用したGPUは、自社開発のGPUです。
LoongISA®

LoongISA®(LISA®)は、龙芯に登録された自律CPU命令セットです(MIPS®命令セット形式のMIPS®命令セットから拡張されています)。現在、LISA®には2つのバージョンがあり、それぞれLISA®1.0とLISA®2.0です。 LISA®は、龙芯の公式情報に基づいて取扱説明書を発行します。
龙芯は隠れたプロセッサーを発表しなかった

龙芯の第1、第2、および第3系列のプロセッサーに加えて、龙芯の開発中にいくつかの実験的プロセッサーが開発されており、大量生産はなく、スラグのないものもあります。そのようなプロセッサがいくつか見つかりました。
Godson-T

開発プロセスでは、龙芯プロセッサーはかつてスーパーコンピューターとして使用されていましたが、Godson-Tという名前の64コアマルチコアプロセッサーの開発を望んでいます。 Godson-Tは、コンピューティングアドバンストマイクロシステムズ研究グループによって開発され、RTL検証は2008年に実施されました。RTLコードは2008年12月に作成されました。 2010年5月、GodSon-Tのプロトタイプチップである16コアのGodSon-TIは、130ナノメートルプロセスで出荷されました。 2010年10月17日、試運転は成功しました。

龙芯がR&Dの焦点をプロセッサコアのパフォーマンスの向上に再び向けたため、Godson-Tプロセッサは廃止されました。

Godson-X

龙芯の大量生産プロセッサはすべて、MIPS命令セットを使用しています。ただし、x86命令セットは主流のデスクトッププロセッサ市場で使用されているため、龙芯は知的財産および特許にx86命令セットを使用できません。既存のエコシステムとの互換性を実現するために、龙芯3Aシリーズはx86用のバイナリ変換命令とarm命令を実装しています。開発プロセス中に、龙芯はx86命令セットを使用してプロセッサプロトタイプGodson-Xを開発しました。

このプロジェクトは2005年7月に始まりました。 Godson-Xプロセッサの元の設計は、x86命令と互換性のあるFPGAプロトタイププロセッサであり、FPGAプロトタイププロセッサでWindows XPを起動できます。そこで、最初のステップであるコンピューティングアドバンストマイクロシステムズ研究グループ、マイクロアーキテクチャーのGodson-Xを慎重に設計しました。 Godson-Xは、龙芯2設計に基づく4送信スーパースカラーX86プロセッサです。 x86と互換性があり、Intel MMX命令、SSE命令セット、x87浮動小数点命令をサポートしています。サイクルレベルのシミュレーションプログラムによる2番目のステップでは、プロセッサの各ビートの状態をシミュレートします。その後、コンピューティングアドバンストマイクロシステムズ研究グループはシミュレーターを使用してWindows XPを起動しようとしました。最後に、コンピューティングアドバンストマイクロシステムズ研究グループのRTL調整とFPGAシミュレーションの完了時間は2006年7月でした。プロセッサはFPGAプロトタイプであり、ストリーミングされたことはありません。

龙梦一号

中科龙梦(現在は航天龙梦と改名)は、龙芯の初期IPコアを使用して、Fiscalcontrollerレジスタ用の龙梦一号SOCを開発しました。税制のSoC専用チップは、MCUとして「龙芯一号」プロセッサコアを使用し、オンチップバスとしてAHB(Advanced High Performance Bus)+ APB(Advanced Peripheral Bus)を使用します。

GS32I-400 SOC

GS32Iは龙芯2に従って設計されたSOCチップで、周波数は400MHz、統合16Kデータバッファと16K命令キャッシュ、パッケージサイズ19mmx19mm、424ピンBGAパッケージです。内部インターフェイスには、統合PCIコントローラー、2つの100Mネットワークコントローラー、USB、AC97コントローラー、PCMCIAコントローラー、SDRAMコントローラー、EPROMコントローラーがあります。

プロセッサ仕様

シリーズ モデル 周波数
(MHz) アーキテクチャ
マイクロアーキテクチャ 年 コアの数 プロセス
(nm) トランジスタ
(百万) チップサイズ
(mm2) 力
(W) 電圧
(V) キャッシュ (KiB) ピーク浮動小数点パフォーマンス
(GFLOPS) 性能
[ SPEC CPU2000] 備考
最初のレベル(シングルコア) 第二レベル 第三レベル
データ 指令
Godson 1 266 MIPS-II 32-bit N/A 2001 1 180 22 71.4 1.0 不明 8 8 N/A N/A 0.6 19/25 [11]
FCR_SOC 266 MIPS-II 32-bit N/A 2007 1 180 不明 不明 不明 不明 8 8 N/A N/A 0.6 不明 [12][13]
2B 250 MIPS-III 64-bit N/A 2003 1 180 不明 不明 不明 不明 32 32 N/A N/A 不明 52/58
2C 450 MIPS-III 64-bit N/A 2004 1 180 13.5 41.5 不明 不明 64 64 N/A N/A 不明 159/114
2E 1000 MIPS-III 64-bit GS464 (r1)(原型) 2006 1 90 47 36 7 1.2 64 64 512 N/A 不明 503/503
龍芯1 1A 300 MIPS32 GS232 2010 1 130 22 71.4 1.0 不明 16 16 N/A N/A 0.6 不明 [14]
1B 266 MIPS32 GS232 2010 1 130 13.3 28 0.6 不明 8 8 N/A N/A 不明 不明 [15]
1C 300 MIPS32 GS232 2013 1 130 11.1 28.3 0.5 不明 16 16 N/A N/A 不明 不明 [16]
1C101 8 MIPS32 GS132R 2018 1 130 不明 不明 不明 不明 N/A N/A N/A N/A 不明 不明 [17]
1D 8 MIPS32 GS132 2014 1 130 1 6 3 × 10−5 不明 N/A N/A N/A N/A 不明 不明 [18]
龍芯2 2F 1200 MIPS-III 64-bit GS464 (r1) 2007 1 90 51 43 5 1.2 64 64 512 N/A 3.2 不明 [19]
2G 1000 MIPS64 GS464 (r2) 2012 1 65 不明 不明 不明 1.15 64 64 4096 N/A 不明 不明 [20]
2GP 800 MIPS64 GS464 (r2) 2013 1 65 82 65.7 8 1.15 64 64 1024 N/A 3.2 不明
2I
2H 1000 MIPS64 GS464 (r2) 2012 1 65 152 117 5 1.15 64 64 512 N/A 4 不明
2K1000 1000 MIPS®64 Release 2 LoongISA® 1.0 GS264E 2017 2 40 1900 79 5 1.1 32 32 256 × 2 1024 8 不明 [21]
龍芯3 3A1000 1000 MIPS®64 Release 2

LoongISA®1.0
GS464 (r2) 2009 4 65 425 174.5 10 1.15 64 64 256 × 4 N/A 16 568/788, シングルコア 2.4/2.3 (SPEC CPU2006) [22]
3B1000 1000 MIPS®64 Release2

LoongISA®1.0
GS464 (r2) 2010 4+4 65 > 600 不明 20 1.15 64 64 128 × 8 N/A 不明 不明 [23]
3B1500 1200–1500 MIPS®64 Release 2

LoongISA®1.0
GS464V 2012 4+4 32 1140 142.5 30(典型的な)
60(ベクトル) 1.15–1.35 64 64 128 × 8 8192 150 不明 [24][25]
3A1500-I 800–1000 MIPS®64 Release2

LoongISA®1.0
GS464E 2015 4 40 621 202.3 15 1.15–1.25 64 64 256 × 4 4096 16 シングルコア 6~7(SPEC CPU2006) [26]
3A2000
3B2000
3A3000 1500 MIPS®64 Release 2

LoongISA®1.0
GS464E 2016 4 28 > 1200 155.78 30 1.15–1.25 64 64 256 × 4 8192 24 1100/1700, シングルコア 11/10 & マルチコア 36/33(SPEC CPU2006) [27][28]
3B3000 GS464E
3A4000 1800-2000 MIPS®64 Release 5

LoongISA®2.0
GS464EV(GS464v) 2019 4 28 ? ? 40 @ 1.6GHz

60@1.8GHZ

80@2.0GHz
0.95-1.25 64 64 256 x 4 8192 128 シングルコア >20/>20 (SPEC CPU2006)(@2.0GHz)
3B4000 』

兆芯

兆芯
https://ja.wikipedia.org/wiki/%E5%85%86%E8%8A%AF

 ※ wikiで調べたら、「兆芯」と「龍芯」は、ちょっと違うようだ…。

 ※ どっちも、MIPS系のアーキテクチャに立脚している感じで、ライセンスもVIA系のものを持っていて、違いがよく分からん…。

 ※ そういうわけで、ともかくwikiに書いてあることを、貼っておく…。

『兆芯(ちょうしん、ザオシン、拼音: Zhào xīn、英: Zhaoxin)こと上海兆芯集成電路有限公司は、2013年に設立されたx86互換CPUの製造企業[1]。

2018年現在においてx86-64(x64)ライセンスを所有する3社(Intel、AMD、VIA)のうちの一つであるVIA Technologiesのライセンスを受け継いでいる。 』

『概要

兆芯は、VIA Technologiesと上海市政府のジョイントベンチャーによるファブレスの半導体会社である[2]。主に中国市場における組み込み用として、x86互換CPUであるZXシリーズを設計・製造している。SoCはLenovoのラップトップなどで主に採用され、中国の政府機関などで主に使われている。

2019年現在では廉価市場をターゲットとした組み込み向け製品をリリースしており、性能的にはせいぜい数年前のIntel Core i5と互角のレベルだが、近く(早ければ2020年中旬以降、おそらくは2021年)、2019年現在でコンシューマ最速とされるAMDと対抗できるレベルのハイスペックな製品をリリースしたいとの意気込みを社長は語っている[3]。

アーキテクチャとしてはセントール系のCPUコアにS3系のGPU(iGPU)が統合されたものである。中国の兆芯、台湾のVIA、アメリカのセントールのいずれが開発しているのかについては、中国の安全保障の問題(2010年代後半においては米中貿易戦争のためにアメリカ製品の中国への輸出を停止されるなどされており、中国で全てを自力開発することが求められている)もあってよく解っていない。 』

『ZXシリーズ

ZX(兆芯、英: Zhaoxin)シリーズは、2013年から兆芯が開発しているCPUのシリーズである[1]。

ZX-Cまでのコアは、VIAグループのS3社が開発したGPUであるS3 Chrome 640/645をVIAのチップセットに統合した「VIA VX11H」チップセットに対応し、S3 Chromeのグラフィック機能によりWindows10およびDirectX 11をサポートする。

ZX-D以降ではついにS3 ChromeがCPUに統合された。

ZX-D以降のCPUはパソコンやサーバーなどで使われる前提で、KX(開先、中: 开先、英: KaiXian)シリーズとKH(開勝、英: KaisHeng)シリーズがある。

それまでのVIAのx86互換CPUはIntel製品を下回る性能で、そのためVIAは2000年代後半以降、Intel製品と対抗できる性能が要求されるパソコン向けよりもソリューションの安定供給が重要視される組み込み向けビジネスにシフトしていった経緯があるが、2017年リリースのZX-Dにおいてはアーキテクチャの一新とともにIntel Atomと互角レベルにスペックを向上させ、同時にDDR4デュアルチャネル、USB3.1Gen1/Gen2、PCI-E3.0に対応するなど足回りを近代化させた。

KXシリーズはデスクトップ用CPUであり、マイクロソフト社よりWHQL認証を取得するなどWindows他各種OSに正式対応している。KHシリーズはサーバー用CPUであり、KXシリーズから内蔵GPUを省いたもので、ECCメモリなどに対応している。

ちなみに、ZhangJiang(张江)マイクロアーキテクチャ以降のコードネームは全て上海の駅名から採られている。

チック・タック戦略を取っており、マイクロアーキテクチャの刷新と微細化を交互に行っている。

2017年に行われたKX-5000(「チック・タック」の「タック」にあたり、VIAの既存のCPUのOEMではなく兆芯が初めて自力で開発したCPU)の製品発表会では、2013年の開発開始から2017年の量産まで9000人月と4年の歳月をかけて自力でx86互換CPUを開発するに至るまでの苦労が語られた[4]。

ラインナップ

「ZX-A」は、2013年にリリースされた兆芯の最初のX86互換CPUである。

CPUコアのアーキテクチャは、セントールのx86-64「コードネーム:Isaiah」マイクロアーキテクチャであり、VIA NanoのOEMとみられている。TSMCの40nmプロセスで製造されている。

「ZX-B」は、アーキテクチャはZX-Aと全く同じだが、FABが台湾のTSMCではなく上海市のHLMC(上海華力微電子)で製造されている。

「ZX-C」は、2015年にリリースされた。CPUコアは、ZhangJiang(張江)マイクロアーキテクチャを使っている。

ZhangJiangマイクロアーキテクチャはVIA QuadCore-EやVIA Eden X4で使われたIsaiah IIマイクロアーキテクチャをベースとしており、そこにAdvanced Cryptography Engine(ACE)によるAES暗号化をサポートするなど、いくつかの機能が付け加えられたものである。
4コア・2.0HzでTDP 18W以下と、そこそこの性能で低消費電力なことをアピールしている。TSMCの28nmプロセスで製造されている。

「ZX-C+」および「ZX-C+ Dual Die」は、2016年にリリースされた。

4コアのCPUをデュアルダイすることによって、最大8コアに対応。ネイティブ8コアではなくノースブリッジを介して接続することによるボトルネックがあることと、低消費電力・低性能というVIAのマイクロアーキテクチャの特徴をそのまま継承しているため、8コアと言っても性能は相当低い。

「ZX-D」ことZhaoxin KX-5000/KH-20000シリーズ、コードネーム「Wudaokou」(五道口)は、2017年にリリースされた[1]。

TSMCまたはHLMCの28nmプロセスで製造、x86-64アーキテクチャ、最大2.0 GHz、4/8コアCPUで、DDR4、PCI Express 3.0、USB 3.1 (Gen 1 and 2)、USB 2.0、SATA 3をサポートしている[5][6]。

VIA製CPUの伝統にのっとって、低コストと電力効率を念頭に置いて設計されており、Intel Atomと競合していると考えられている。

28nmプロセスでありながらSPEC CPU2006ベンチマークで22nmプロセスのIntel Atom(2013年発売のサーバ用Atom、コードネーム「Avoton」、Silvermontマイクロアーキテクチャ)と互角以上のスコアを叩き出したことが製品発表会でもアピールされた。

大手メーカーではLenovoのビジネス用PC「開天」シリーズ、上海儀電のオールインワンPC「Biens」シリーズ、Lenovoのサーバー「ThinkServer」シリーズなどで採用されている。
「ZX-E」ことZhaoxin KX-6000/KH-30000シリーズ、コードネーム「Lujiazui」(陸家嘴)は、2019年6月に量産が開始された[7]。

最大3.0GHz、4/8コア、TSMCの16nmプロセスによる製造。

KX-5000と比較すると、性能が2.0GHzから3.0GHzへと5割アップし、ワットパフォーマンスは3倍になった。

内蔵GPUは最大解像度4K、3基までのディスプレイ出力に対応。

開発元によると、競合製品としてはCore i5をターゲットにしているとのことで、SPEC CPU2006ベンチマークでIntel Core i5-7400(2017年発売の4コアCPU)と互角以上のスコアを叩き出したことが製品発表会でもアピールされた。

Zhaoxin KX-7000シリーズは2020年中旬以降に製造される予定。その時点での最新のプロセス(おそらくはTSMCの7nmプロセス)を用い、 PCIe4.0とDDR5に対応する予定。マイクロアーキテクチャが一新される予定。

CP
Uファミリ コードネーム 製造開始年 プロセスルール

(nm)
コア数 周波数

(GHz)
フィーチャー 備考
ZX-A[1][8] ? 2014[9] 40 ? Based on the VIA Nano X2 C4350AL[9]
ZX-B[1][8] ? Identical to ZX-A[9][10]
ZX-C[1] Zhangjiang

(張江)
2015[9] 28 4 2.0 AVX, AVX2 Based on the VIA QuadCore-E & Eden X4
ZX-C+[1] 2016 4/8 ? 35W[11]
ZX-D / KX-5000[1][5] / KH-20k[11] Wudaokou

(五道口)
2017 28[6] 4/8[6] デュアルチャネルDDR4[11]
PCI Express 3.0
USB 3.1 (Gen 1 and 2)
USB 2.0
SATA 3
SoC[11] Manufactured by TSMC
ZX-E / KX-6000[12] / KH-30k[11] Lujiazui

(陸家嘴)
2019 16[13] 4/8 [13] 最大3.0[13] DDR4[13]
PCIe 3.0[14]
SoC[11][13] ?
ZX-F / KX-7000[2] / KH-40k[11] ? 2021年

(予定)
7 (予定)[11] ? DDR5
PCIe 4.0[14]

SoC[11]

参照 』

IntelとAMDが輸出を禁止したロシアで代用される中国産x86チップとは?

IntelとAMDが輸出を禁止したロシアで代用される中国産x86チップとは?
https://gigazine.net/news/20220523-russia-use-chinese-cpu-kx-6640ma/

 ※ この局面で、「龍芯」(たぶん。上海兆芯集成電路有限公司が作っているとすれば、そのはずだ)の名前を聞くことになるとはな…。

 ※ 「4コア」「ベース周波数は2.1GHz、ターボ周波数が2.6GHz、L2キャッシュ4MB、熱設計電力(TDP)が25W」とか、「非力」極まりない…。

 ※ win11(TPMで弾かれるか)は愚か、win10も苦しいだろう…。

『2022年2月にウクライナへ侵攻したことを世界中から非難されているロシアは、IntelやAMDなど主要なプロセッサーメーカーから半導体製品の輸出および販売を禁止されています。そのため、ロシアでは新しいデスクトップPC向けCPUとして、中国産のx86チップの導入が進められているとのことです。

Российско-китайская компания выпускает материнскую плату на базе китайского чипа Zhaoxin / Habr
https://habr.com/en/company/selectel/blog/664258/

Export bans prompt Russia to use Chinese x86 CPU replacement • The Register
https://www.theregister.com/2022/05/19/export_bans_prompt_russia_to/

ロシアと中国に本社を持つ電子機器メーカーのDannieは、2022年5月に「MBX-Z60A」という新しいデスクトップPC用マザーボードを発売しました。このマザーボードは、台湾のVIA Technologiewと上海市が共同出資したチップメーカー・上海兆芯集成電路有限公司(Zhaoxin)が作ったx86チップをサポートするように設計されているとのこと。

MBX-Z60AはmicroATXフォームファクタで、小型PC向けのマザーボード。対応しているCPUはZhaoxinの「KX-6640MA」となっています。このKX-6640MAについて、PassMarkのベンチマークに登録されているテスト結果では、4コアCPUであることがわかっています。

ハードウェア関連ニュースサイトのCNX Softwareでは、KX-6640MAのベース周波数は2.1GHz、ターボ周波数が2.6GHz、L2キャッシュ4MB、熱設計電力(TDP)が25Wだとまとめられています。また、KX-6640MAは16nmプロセスで製造されており、16レーンのPCIe 3.0接続とUSB 3.0をサポートしているそうです

つまり、KX-6640MAは近年のスマートフォンに搭載されているチップと比べてもスペックは全く高くない、とロシアメディアのHabrは論じています。実際にPassmarkにおけるKX-6640MAの平均スコアは「1566」で、iPhone 12シリーズに搭載されたAppleのA14 Bionicチップが記録した「8543」に遠く及ばないスコアとなっています。

なお、サーバー向けプラットフォームでは、ロシア国内の半導体企業であるMSCT(Moscow Center for SPARC Technologies)が、「Elbrus」というブランドのプロセッサーをリリースしていますが、どうしても性能はIntelやAMDの製品より劣るようで、ロシア貯蓄銀行の技術部門であるSberInfraは「Elbrusのプロセッサーは、複数のワークロードをこなすにはメモリが不十分な上に遅く、コアも少なくクロック周波数も足りていない」と報告しています。さらにロシアでは、IntelやAMDのCPUが入手できない状況を打破すべく、Rostecという国営企業がオープンソースの命令セットアーキテクチャであるRISC-Vを採用したノートPC向けチップの開発に取り組んでいると報じられています。』

FTC、英アームの買収阻止へ 米エヌビディアなど提訴

FTC、英アームの買収阻止へ 米エヌビディアなど提訴
https://www.nikkei.com/article/DGXZQOGN0304I0T01C21A2000000/

 ※ 『エヌビディアの競合もアームの技術に依存しており…』…。

 ※ 『エヌビディアの競合』って、AMDのことか…。

 ※ GPUって、アームの設計技術を使っていたっけ…。

 ※ ちょっと、よく分からない…。

 ※ それよりも、「米連邦取引委員会(FTC)」というものは、こういう「海外企業の買収」に対しても、「差し止め」ができる権限を持つんだな…。

 ※ そのことに、ちょっと驚いた…。

『【ラスベガス=白石武志】米連邦取引委員会(FTC)は2日、米半導体大手エヌビディアによる英半導体設計アームの買収計画をめぐり、反トラスト法(独占禁止法)に基づき差し止めを求める訴訟を起こした。両社の統合は「競合する次世代技術を阻害する」などと主張した。アームを傘下に持つソフトバンクグループ(SBG)の戦略にも打撃となる。

【関連記事】
・AI半導体、覇権狙うエヌビディア アーム買収
・ソフトバンクG、英アーム売却発表 米エヌビディアに

FTCは訴状で、幅広い半導体メーカーに設計技術を供与するアームについて「半導体業界のスイスと呼ばれる」と指摘。エヌビディアの競合もアームの技術に依存しており、買収を認めれば「技術支配力を利用して競合他社を弱体化させる能力と動機を与える」と主張した。

競争が阻害されることで最終的には品質の低下や価格の上昇を招き、アームの技術を使った製品の恩恵を受けている「数百万人の米国人に損害を与えることになる」と指摘した。乗用車向けの運転支援システムや、クラウドサービスを支えるデータセンター向けCPU(中央演算処理装置)の競争などで悪影響を懸念しているという。

エヌビディアなどは2020年9月にSBGからアームを最大400億ドル(約4兆5000億円)で買収すると発表した。アームが保有する半導体の設計技術を手に入れ、人工知能(AI)の計算に使う省電力の半導体で競争力を高める狙いだった。業界では発表当初から「アームの中立性が失われる」との懸念が出ており、米クアルコムなどが反対していた。

提訴の是非を判断する採決に参加した4人のFTC委員は全員が買収阻止に賛成した。提訴に踏み切るまでの調査にあたっては、欧州連合(EU)や英国、日本、韓国の競争当局と緊密に連携したという。FTCは、訴訟は22年8月に始まるとしている。

エヌビディアは同日、「FTCの手続きが次の段階に進むにあたって、我々はこの(買収)取引が業界に利益をもたらし、競争を促進するものであることを示す努力を続ける」と述べた。同社の株価は前日比2.2%高で引けた。アーム側はコメントを避けた。』

マイクロアーキテクチャ (micro-architecture)

マイクロアーキテクチャ (micro-architecture)
最終更新日: 1999/05/27
https://atmarkit.itmedia.co.jp/icd/root/78/7205278.html

 ※ 漠然としたイメージはあったが、キッチリと「定義」を聞いたのは初めてだ…。

 ※ ちょっとウレシかったんで、貼っておく…。

 ※ 「CPUの設計者」視点なんだな…。

『マイクロプロセッサにおいて、命令を実行・処理するための内部的なアーキテクチャのこと。

命令セットアーキテクチャ(ISA)が、プログラマの側から見たプロセッサの構造を定義しているのに対して、

マイクロアーキテクチャでは、内部的なプロセッサの構造を定義する。

同じ命令セットアーキテクチャを持つプロセッサでも、さまざまなマイクロアーキテクチャが考えられる。

例えば、同じx86アーキテクチャのプロセッサでも、Intel社はもとより、各メーカーからも、マイクロアーキテクチャの異なるさまざまなx86互換プロセッサが開発され、販売されている。

 マイクロアーキテクチャでは、命令コードを実行するための内部的な構造を定義している。

たとえば、命令コードのデコード・実行に際して、マイクロプログラム方式を使うのか(CISC系のプロセッサに多い)、

ワイヤードロジック方式を使うのか(RISC系のプロセッサに多い)、

それともいったんRISC風の単純な命令に分解してから実行するのか、などといったものから、

パイプラインの機能と構成、

スーパーパイプラインやスーパースカラーアーキテクチャを使うかどうか、

使うならその構造はどうするのか、

命令実行ユニットや浮動小数点演算、

マルチメディア処理機能の実装やその構成方法、

レジスタリネーミングや分岐予測機能とその実現方法、

キャッシュの量とその構成、

バスインターフェイス、キャッシュインターフェイス、

割り込み機能、

そして実装に利用されるテクノロジなどとの兼ね合いによる機能の取捨選択(トランジスタ数やチップ面積、

使用するプロセス、消費電力、設計のためのツールや

人的・資金的リソースによる制限、他)など、

マイクロアーキテクチャレベルで考慮しなければならない事項は非常に多岐に渡る。』

Windows 11 on ARMの新たなx64相互運用機能「ARM64EC」。

Windows 11 on ARMの新たなx64相互運用機能「ARM64EC」。Armとx64コードを混合可
https://pc.watch.impress.co.jp/docs/news/1335247.html

 ※ この手の、「エミュレーター」や「ランタイム」「プラットフォーム」を、間に噛ませて、「マシン語の違いを吸収させる」という発想は、JAVAや.NETの時に、散々聞いた話しだ…。

 ※ 古くは、BASICが、そもそも「インタープリタ」方式だったからな…。

 ※ それが、「コンパイル方式」の一気に「実行ソース」を作成して、実行させる方式に、「速さ」では、到底敵わない…、ということだったハズだ…。

 ※ それが、また「蘇って来た」ということは、どんな「前提条件」の変化が、生じたんだろうな…。

 ※ IoTだと、一々「どっかと通信しながら、実行して行く」んで、「インタープリタ」方式との親和性が高い…、ということなのか…。

『ARM64EC(Emulation Compatible)は、Windows 11 on ARMに実装されたアプリケーションバイナリインターフェイスで、x64との相互運用性を実現しながら、Armのネイティブ速度でアプリケーションを実行できる仕組み。

 具体的には、アプリをARM64ECとx64のコードを混合した状態にできる。ARM64ECの部分はネイティブ速度で実行、x64のコードの部分はWindows 11 on ARMビルドインのエミュレーションで実行される。

 従来の「ARM64ABI」は、x64コードを含むことができないため、開発者はアプリをArm向けに再度コードを書き直す必要があった。そのため、サードパーティーのコードを含む場合などは、そちらの対応を待つ必要があった。

 一方でARM64ECは、呼び出しの規約やスタックの使用法、データアライメントなどはx64の方法に対応できる。これによってx64との相互運用を実現し、アプリケーション開発者は、まず小規模なソースコードの対応から始め、アプリケーションの性能に関わるもっとも重要な部分からArmネイティブに移行、そうでない場所は徐々にできるようになる。

 MicrosoftのOfficeのチームでも、x64のプラグインがシームレスに機能するよう、64bit版の「Office for ARM」でARM64ECを使用するとしている。』

インタプリタ
https://ja.wikipedia.org/wiki/%E3%82%A4%E3%83%B3%E3%82%BF%E3%83%97%E3%83%AA%E3%82%BF

『歴史

インタプリタという手法、すなわち、「そのハードウェアが直接解釈するのではないプログラム」を受け取り、「プログラムで実装された抽象的な、あるいは仮想上のコンピュータで解釈実行する」というプログラムの実行法は、コンピュータが登場した時から、ないしそれ以前からある。

万能チューリングマシンは、「どんなチューリングマシンについても、それを模擬できるチューリングマシン」というもので、ある種のエミュレータないしインタプリタであり、考察されたのは電子式のコンピュータの誕生する以前である。

EDSAC(実用的な機能を持ったプログラム内蔵方式の世界初の電子計算機とされている)において既に、ある種のインタプリタが実装されていたことが記録に残っている。同機におけるプログラミングの技法が書かれた The Preparation of Programs for an Electronic Digital Computer の chapter 2 の § 2-22 Interpretive subroutines で説明されているが、複素数演算などのサブルーチンを明示的にサブルーチンとして呼ぶのではなく、通常の加減算などと同様の形式のプログラムをインタプリタで解釈してそれらのサブルーチンを利用する、というものである。また日本においても、パンチカードを入力としてパッチパネルの配線によるプログラミングで処理するような機械で、配線によってある種のインタプリタのようなものを実装し、パンチカードの内容をデータとしてではなくプログラムのように扱う、というような例があると言われている[5]。

最初の Lisp インタプリタはスティーブ・ラッセルが IBM 704 上に実装した。これにはエピソードがあり、ジョン・マッカーシーが「Lisp の論文」[6]で「数学的」に示したものだったのであるが、マッカーシー自身は実装できるものだとは考えていなかった。それを、論文を読んだ、院生であったラッセルが、実装可能だと言って数学的な記述から変換して機械語で実装してみせたという。[7][8]

1960年代には(現在のJavaなどと同様な)、プログラミング言語から中間表現にコンパイルし、それをインタプリタで実行する、というような手法も一般的になった(pコードマシンを参照)。』

 ※『インタプリタという手法、すなわち、「そのハードウェアが直接解釈するのではないプログラム」を受け取り、「プログラムで実装された抽象的な、あるいは仮想上のコンピュータで解釈実行する」というプログラムの実行法』…。

 ※ これが、「定義」か…。初めて、知ったよ…。

 ※ ちょっと、ゾクゾクするぜ…。これだから、止められん…。

NVIDIA、Armベースのデータセンター向けCPU「Grace」投入を表明

NVIDIA、Armベースのデータセンター向けCPU「Grace」投入を表明
現在のx86ベースのCPUと比較して10倍の性能を発揮

笠原 一輝2021年4月13日 02:00
https://cloud.watch.impress.co.jp/docs/news/1318150.html

『半導体メーカーのNVIDIAは、4月12日午前8時(米国太平洋時間、日本時間4月12日午前0時)から同社の年次プライベートカンファレンス「GTC 2021」を開催しており、同社のAIに向けた各種ソリューションなどに関して多くの発表を行っている。

 そのGTC 2021の最初のセッションとして開催された同社 CEO ジェンスン・フアン氏の基調講演では、新しいデータセンター向けのCPUとして、開発コード名「Grace」(グレース)と呼ばれる製品を2023年に投入することを明らかにした。

NVIDIAのGrace(右)を搭載したマザーボード、左のもう1つのチップはGPU(提供:NVIDIA)

 NVIDIAによれば、GraceはArm社が開発する新しいデータセンター向けのCPUコアIPデザイン「次世代Neoverse(ネオバース)」が採用され、CPUコア1つあたりの処理能力がSPECrate2017_int_baseベンチマークで300を超える性能を発揮する。

 また、NVIDIAがサーバーなどでGPUとGPUを接続するインターコネクトとして導入しているNVLinkの次世代版が搭載されており、キャッシュコヒーレントに対応したNVLinkを利用した場合、CPUとGPU間の帯域幅は900GB/秒、キャッシュコヒーレントを使わない場合には600GB/秒の帯域を実現する。

 さらに、メモリコントローラはLPDDR5に対応。メモリ帯域は500GB/秒となり、現状の2倍の帯域幅を実現するという。

 なお、このGraceとNVIDIAのGPUを組み合わせることで、現在のx86 CPUとNVIDIA GPUの組み合わせでディープラーニング(深層学習)の大規模なモデル(1兆パラメータを持つモデル)を学習させた場合に1カ月かかる処理が、10分の1のわずか3日に短縮できるとのことだ。

x86 CPUベースの「DGX A100」と比べ性能が10倍となるArm CPU「Grace」

 NVIDIAが発表したGraceは、同社が「次世代Neoverse」と呼んでいるArmのデータセンター向けCPUデザインIPを採用している。Armは2018年の「Arm Techcon 2018」で、同社のデータセンター向けCPUのデザインIPとなる「Neoverse」を発表しており、既に同社の顧客などで採用されている。

 NVIDIAは現時点で、その次世代Neoverseがどういうものなのかは明らかにしていないが、Armが先日発表したばかりの新しい命令セット「Armv9」に対応した、新しいデザインであることは想定される。

 ただし今回、NVIDIAはその次世代Neoverseの性能は明らかにした。それによれば、CPUコア1つあたりで、SPECrate2017_int_baseにて300を超える性能を発揮するという。具体的にCPUコアがいくつになるのかなどは明らかにしていないが、当然、CPUコアは多くのコアが実装される形になるので、マルチコア時の性能はもっと大きな数字になることが想定される。

 なお、公開されたGraceのダイ写真を見る限りは、CPUダイはモノリシックダイで、AMDのEPYCなどで採用されているようなチップレットや、MCMと呼ばれる1つのパッケージの中に複数のダイが実装される形にはなっていないようだ。

NVIDIA Graceの概要(出典:NVIDIA)

 NVIDIAによれば、Graceの開発ターゲットは、CPUとメインメモリが、GPUやGPUメモリに比べて帯域幅が十分ではないことを克服することにあるという。というのも、現状ではCPUおよびCPUに接続されているメインメモリとGPUを接続するインターコネクトは、メモリやGPUと比較して低速なPCI Expressになるので、そこに引っ張られてしまい、GPUがメモリにアクセスするのに十分な帯域幅が確保されない現状がある。

現在のx86 CPUとGPUは、プロセッサに比べると遅いPCI Expressで接続されているため、CPUに接続されているメインメモリからGPUへの帯域幅は十分ではない(出典:NVIDIA)

 そこでGraceでは、NVIDIAのGPUがサポートしている高速なインターコネクトであるNVLinkに対応し、さらにNVLinkの帯域幅をCPUとGPUで600GB/秒、さらにキャッシュコヒーレント機能を有効にした場合には900GB/秒という帯域幅を実現する。

 また、CPUのメモリコントローラはLPDDR5に対応しており、メモリ帯域幅は500GB/秒を実現する。それにより、GPUとCPUが4つずつ搭載されているシステムの場合、メモリからGPUへの帯域幅は2000GB/秒となり、GPUがメインメモリにアクセスすることがボトルネックにならず、本来の性能を発揮できるようになる。

 NVIDIAによれば、1兆パラメータという非常に複雑で巨大なAIモデルを利用すると、学習にかかる時間は、x86 CPU(AMD 第2世代EPYC×2)とNVIDIA GPU(A100×8)の組み合わせとなる現行製品のDGX A100では約1カ月となるが、Grace(×8)+NVIDIA GPU(A100 ×8)の組み合わせの場合は、わずか3日間で終わるという。性能はざっと10倍に向上するという計算になる。

8xGrace+8xA100はDGX A100(2x x86 CPU+8xA100)に比べて10倍の性能を発揮(出典:NVIDIA)

 Graceの製造委託先は現時点では未公表だが、NVIDIAによれば5nmプロセスルールで製造され、2023年に市場に投入される計画になっているとのこと。現在、Swiss National Supercomputing Centre(CSCS)やLos Alamos National Laboratory(ロスアラモス国立研究所)が、Hewlett Packard Enterprise社が製造するGraceベースのスーパーコンピュータを導入する計画で、2023年より稼働する予定になっている。

CSCSやロスアラモス国立研究所などにHPCが製造したスーパーコンピュータが2023年に稼働する(出典:NVIDIA)

Arm CPU+NVIDIA GPUがAmazon EC2インスタンスで提供開始、新DPUのBlueField-3は2022年第1四半期に投入

 2020年、世の中をあっと言わせたArm買収を発表したNVIDIAは、GraceのようなArmベースのソリューションを加速している。すでにArm CPUに対応したCUDAをリリースしており、Arm CPUを利用したディープラーニングの学習ソリューションの充実などを進めている。

 今回のGTCではAWS(Amazon Web Services)との提携が発表され、AWSが提供しているGraviton2プロセッサ(64ビットのArm Neoverseコアを利用したカスタムプロセッサ)を利用したAmazon EC2インスタンスに、NVIDIA GPUを利用したものが提供されることが明らかにされた。

 また同時に、「Arm HPC Developer Kit」と呼ばれるArm CPUに対応した開発キットも提供され、ArmベースのCPUを利用したディープラーニングの学習がより利用しやすくする。Graviton2+NVIDIA GPUのAmazon EC2インスタンスは2021年後半から提供開始される予定だ。

Arm CPU+NVIDIA GPUがAmazon EC2インスタンスで提供開始(出典:NVIDIA)

 またNVIDIAは、2020年に発表した、DPU(Data Processing Units)と呼んでいるソフトウェア定義型のSmartNIC「BlueField-2 DPU」の後継として、「BlueField-3 DPU」を発表した。

 BlueField-3ではArm CPUが16コアに強化され(BlueField-2は8コア)、ネットワークの転送速度も200Gb/秒から400Gb/秒へと引き上げられる。従来のBlueField-2 DPU向けにソフトウェア開発キットDOCAで作成したソフトウェアは、そのまま実行可能だ。

BlueField-3(提供:NVIDIA)

BlueField-3の概要(出典:NVIDIA)

NVIDIA、データセンターのソフトウェア定義型ネットワークインフラを実現する「DPU」のロードマップを公開~DPU版CUDAといえる「DOCA」を提供へ
https://cloud.watch.impress.co.jp/docs/news/1280964.html

 BlueField-3は、2022年第1四半期からの提供開始が予定されている。なお、2020年に発表されたBlueField-2は本日より一般提供が開始されている。BlueField DPUはDell Technologies、Inspur、Lenovo、Supermicroなどのシステムベンダーから提供されるとNVIDIAでは説明している。』

エヌビディアがCPU参入 アームと組みAI計算10倍速く

https://www.nikkei.com/article/DGXZQOGN09EBS0Z00C21A4000000/

『【シリコンバレー=佐藤浩実】米半導体大手のエヌビディアは12日、CPU(中央演算処理装置)に参入すると発表した。英アームの基本設計を利用し、2023年に米欧のスーパーコンピューターに搭載する。人工知能(AI)計算を10倍速くできる見通しで、米インテルの主戦場に切り込む。AIの進化を左右する「頭脳」を巡り競争が激しくなる。

12日に開いたAIイベントでCPU「Grace(グレース)」を発表した。エヌビディアのGPU(画像処理半導体)と一緒に使うと、AIを学ばせるための計算速度が最大10倍になり、1カ月かけていた計算が3日で終わるという。他社製CPUとの組み合わせでは、計算量が膨大になると処理の「詰まり」が発生して速度を上げられなかった。

エヌビディアの「グレース」

米ヒューレット・パッカードエンタープライズ(HPE)がエヌビディアのCPUを組み込んでスパコンに仕上げ、米エネルギー省のロスアラモス国立研究所とスイスの国立スーパーコンピューターセンターに納める。ともに23年の稼働予定で、新材料や気象研究などに使う。

AIの「大きさ」、1年で100倍に

GPUが主力のエヌビディアがCPUまで手掛ける背景には、AIの進化がある。例えば自然な文章を書くと話題になった言語AI「GPT-3」には、計算結果を左右する評価軸(パラメーター)の数が1750億ある。19年に発表した1世代前の「GPT-2」の117倍で、パラメーターが増えてAIが大規模になるほど必要な処理も増える。

【関連記事】
AIが「人間並み」の文章 画像、音声に次ぐ革新迫る

エヌビディアの担当幹部、パレシュ・カーリャ氏は「数年以内に100兆のパラメーターを持つAIモデルが出てくる」と指摘する。今回のCPUは「最も複雑なAI計算のボトルネックを解消するために開発した」とし、米インテルや米アドバンスト・マイクロ・デバイス(AMD)などの汎用CPUとは「直接競合しない」というのが公式な見解だ。

インテル株、4%下落

ただ、AIの活用は文章の要約や自動のコード生成、チャットボットなど様々な分野に広がっている。エヌビディアがCPUの領域に踏み出したことで、今後各社が競争する場面は増える。発表に伴い、12日の米株式市場でインテルの株価は前日終値比で4%、AMDは5%下がった。

CPUへの参入は20年9月に買収を表明したアームとの協業の深化も示す。グレースではアームが3月に刷新した新しい設計技術を採用した。エヌビディアのジェンスン・ファン最高経営責任者(CEO)は12日のイベントで「クラウドやスパコンでのアームの採用は始まったばかりだが、大きな成長のチャンスがある」と話した。両社は22年の買収成立を目指している。

一方でハイテク産業をめぐる米中対立は激しさを増しており、ソフトバンクグループからの買収が計画通り進むかは不透明だ。3月には米半導体装置大手アプライドマテリアルズによる旧日立製作所系KOKUSAI ELECTRICの買収が中国当局の承認を得られず破談になった。業界でも「アームの中立性が失われる」と反対の声が出ている。

【関連記事】
インテル超えのエヌビディア、革ジャンCEOが狙う盟主
インテル、「データの黒子」死守へ 自社ブランド構わず

半導体業界では需要見通しの誤りや天災、火事などにより、車向けを中心に需要に供給が追いつかない状態が続く。自動車各社が減産を迫られ、12日には米ホワイトハウスが供給網(サプライチェーン)の見直しについて議論する会議を開いた。こうした半導体の「量」の問題に加え、AI計算の頭脳をめぐる「質」の競争も激化している。

春割ですべての記事が読み放題
今なら2カ月無料!

春割で申し込む
https://www.nikkei.com/promotion/?ak=https%3A%2F%2Fwww.nikkei.com%2Farticle%2FDGXZQOGM11C1B011032021000000&n_cid=DSPRM1AR08_promo

無料会員に登録する
https://www.nikkei.com/r123/?ak=https%3A%2F%2Fwww.nikkei.com%2Farticle%2FDGXZQOGM010QT001022021000000&n_cid=DSPRM1AR07#free

ログインする
https://www.nikkei.com/login

漏れのある抽象化の法則

※ クロステックの「抽象化の破れ」の話し(「抽象化のやぶれ」というノーコード/ローコード開発の落とし穴 https://xtech.nikkei.com/atcl/nxt/column/18/00138/010800705/ )を検索してたら、当たった…。

※ 「抽象化の破れ」も、「漏れのある抽象化」も、たぶん同じことを言っているんだろうと、思う…。

※ 非常に参考になったんで、貼っておく…。

『1. 漏れのある抽象化の 法則について

  1. 自己紹介● 名前 – 橘田 隼一● TwitterID – hayabusa333● 興味があること – カーネルとか言語開発とか● 現在のお仕事 – テストプログラマー● 信仰 – Joel教
  2. 漏れのある抽象化の法則
  3. 漏れのある抽象化の法則 ● Joel Spolsky提唱 ● Fog Creek Software 創 業者 ● 人気ブログ Joel on Software
  4. 抽象化一度に注目すべき概念を減らすことおよびその仕組み
  5. TCP/IPIP● 信頼性のない通信方式TCP● 信頼性のある通信方式
  6. TCPはIPの上に実装されている
  7. 信頼性のない通信方式で信頼性のある通信を行う
  8. TCPはIPを使って通信を行っているが詳しいことを 知らなくても通信できる
  9. TCPはIPを使って通信を行っているが詳しいことを 知らなくても通信できる
  10. TCPはIPを抽象化している
  11. しかしLANケーブルが切れていれば繋がらない回線が重ければ、TCPは信頼性を確保できない
  12. 抽象化には漏れがある
  13. これが漏れのある抽象化の法則
  14. 漏れのある抽象化の法則自明でない抽象化はすべて、程度の差こそあれ、漏れがある
  15. 抽象化は失敗する。あるときは小さく、あるときは 大きく、漏れがあるのだ。 物事は悪くなるものだ。この漏れは、抽象化が行われているあらゆる場所で起こる。
  16. Joel の出した例
  17. 大きな二次元配列の要素を順番にたどるという単純な事でも、水平方向か垂直方向かで、「芝目」に依存してパフォーマンス特性が劇的に異なるこ とがある
  18. C言語で記載for(i = 0; i < 30000; i++){ for(j = 0; j < 30000; j++){ array[i][j] = 0; }}for(i = 0; i < 30000; i++){ for(j = 0; j < 30000; j++){ array[j][i] = 1; }}
  19. デモ
  20. この性能差はプログラム言語に よって出たものではなくOSやCPUによって現れたものである
  21. C言語は簡単である。ただしOSの特殊な振る舞い に目をつむれば
  22. OSは簡単である。 OS ただしCPUの特殊な振る舞いに目をつむれば
  23. あなたが日常使うことの90%は 1週間で学習できるが、残りの10%を知るためには2、3年かか るかもしれない
  24. 先ほどの例の理由を知るためには、C言語だけではなく OSの特性、メモリ管理、仮想化、CPUの挙動についても知らない といけない
  25. 漏れのある抽象化の法則にうまく対処する唯一の方法は、その抽象化がどのように機能し、それが何を抽象化している のかを学ぶことだ。
  26. そういうわけで、抽象化は私たちが作業する時間を節約してくれるが、私たちが学ぶ時間までは節約してくれないのだ。
  27. ネットワーク・サーバはプログラム言語で実装されている
  28. プログラムはOSやCPUの上で動いている
  29. 抽象化されている先を 知らなければ 問題は解決できない
  30. 問題を解決できるエンジニアになるためには全てを勉強する必要がある
  31. 我々が目指すエンジニア像は 漏れのある抽象化の法則の漏れを解決できるエンジニアで あるべきである
  32. ぜひ、漏れのある抽象化に だまされないで 漏れを解決できる人に なってほしい
  33. 参考書籍
  34. ご清聴ありがとう ございました』  
  35. ※ こっちも、非常に参考になったんで、貼っておく…。  子どもは何にも知らないの
     https://blog.practical-scheme.net/shiro/20070912-machine-language

『shi3zの日記 – マシン語を知らない子ども達
マシン語読みの言語知らず
アルゴリズムを知らない子ども達
コンパイラの中身を知らない子ども達
オシロスコープを知らない子供たち
元のshi3zさんのエントリが断定調で、一般論と具体論が混ざってることもあって 異論反論パロディが続出したようで。つい黙ってられなくて あちこちにコメントしてしまったけど まとめとく。

解釈が割れた点は:

元の論の対象となる「プログラムが書ける人」は一般の職業プログラマや趣味プログラマまで 含むのか、それとも抽象化の破れにいつも直面してそれを何とかしてしまえるような 一部のタフな人材を指してるのか。
元の論の「マシン語を理解する」は80386アーキテクチャ特有のバッドノウハウまで 理解してばりばりアセンブラを書き下せることを指すのか、それともストアドプログラム アーキテクチャ、MMU、特権命令、割り込み、コンテキストスイッチなどの現代の 代表的なマシンアーキテクチャを理解するということを差し、80386を持ち出したのは 単なる代表例にすぎないのか。
あたりかな。私は両方とも後者と取ったけど、別に解釈すれば異論が出るのがわかる。

ただ、どういう解釈をしても次のような意見が出てくることには首をひねる。

「抽象化はレイヤの積み重ねで、論理回路の下にも半導体があり、電磁気学や 量子力学を知る必要があり、と続いてゆくから程度問題にすぎない。結局「自分は 論理回路から知っているよ」という優越感ゲームにすぎないのでは」

そう思う人にはDaniel HillisのThe Pattern on the Stone (翻訳: 思考する機械 コンピュータ) を勧めとく。翻訳は読んだことが無いが、原書の内容はとても平易なので、 内容だけなら中学生でも理解できるだろう。

第1章は論理回路。第2章で論理演算と状態機械。第3章でプログラミング言語。 第4章でチューリングマシン。第5章でアルゴリズム。以降、暗号や並列計算、 機械学習などを扱う。これを読んだからってプログラムがかけるようにはならないし 紹介された個々の概念を理解したことにはならないけれど、少なくとも現代のコンピュータが どういう概念の積み重ねで出来ているかという構造がわかるようになっている。

で、第1章の論理回路なんだけど、Danny Hillisはここで「スイッチとランプ」 「棒とばね」「パイプと弁」などで論理回路を作って見せる。つまりデバイスが 何であろうと、1と0が表現できてそれを伝達する仕組みさえあれば、残りの全ては その上に構築できるということだ。もちろん物理的に実現可能な規模で現代の CPUを作ろうとしたら半導体以外では非常に困難だろうけれど、今後全く新種の デバイスが出現して物理層がごっそり置き換わったとしても、上の層に 変化はない (ちなみに量子コンピューティングになったらどうなるの、という話は ちゃんと同書の中にも出てくる)。

私は高周波回路も量子力学も苦手だったし、数百MHzのバスクロックに乗るパルスの 波形や数GHzのチップクロックの中を走る電子の雲がどうなってるかなんて 考えたくも無いんだけれど、それらがデジタル回路の抽象化の壁を越えてくる確率と 「高級言語」で書かれたプログラムのSEGVに出会う確率にはあまりに大きな差がある。 抽象化力を指標とすれば、論理回路は非常に強力で成功した抽象化であり、 一方現代の高級言語の多くはまだその域に達していないとも言える。

このような抽象化の壁の厚さの違いに自覚的であることにより、次のようなメリットがある。

学ぶものごとに優先順位をつけられる。たくさんの層があっても、 壁が分厚くなっているいくつかの層を重点的に学べば安定した足場が得られる。
良い抽象化と悪い抽象化の区別がつけられる。自分で抽象化を設計する時に、 自覚的に壁の厚さを選択できる。
抽象化力の違いを無視して相対化してしまう危険は上のメリットの裏返しだ。

あまりにたくさんの層があって全部は学べないから、とりあえず目の前の層を学んどいて、 漏れが出てきたらすぐ下の層、というふうに広げてゆくしかない、と思う。 でも時間に限りがあるから安定した足場までなかなか到達せず、いつも不安を抱えている
自分の設計した抽象化が良いのか悪いのか、判断基準が良くわからない。 また、与えられた問題に必要とされる抽象化の程度を判断できない。
なんだかんだで、ネタにマジレスな野暮だけど、せっかく書いたから貼っておく。

Tags: Programming, Assembly, Hardware』

インテル入ってない:アームが半導体巨人を倒すまで

インテル入ってない:アームが半導体巨人を倒すまで
アームはモバイル端末のほか、PCやクラウドでも使用が増えている技術の設計を手掛ける
https://jp.wsj.com/articles/SB10671388092954773957304587158144275503230

『By Christopher Mims
2020 年 12 月 15 日 09:47 JST 更新

――筆者のクリストファー・ミムズはWSJハイテク担当コラムニスト

***

 米半導体大手インテルが設計し製造したマイクロチップはかつて、ほぼ全てのパソコンやクラウドコンピューティングの中核をなすほど支配的だった。だがここ何年も、競合他社の後塵(こうじん)を拝している。そうしたライバルには無数のスタートアップ企業のみならず、時価総額が数兆ドル規模の企業も含まれており、インテルの牙城を崩すまであと一歩のところまできている。

 アップルは最近、自社の新型パソコンシリーズ「Mac(マック)」へのインテル製チップ搭載を終了すると発表した。自社の設計品に切り替えるという。インテル長年のパートナーであるマイクロソフトも、自社のタブレット端末「サーフェス・プロX」に独自のチップを搭載。グーグルは自社のスマートフォン「ピクセル」にクアルコム製、パソコン「クロームブック」にはインテル製のチップを使用しているが、内製化に取り組んでいるようだ。一方、韓国サムスン電子は20年にわたり独自チップを設計している。ただしインテル、クアルコム両社との提携は続けている。

 こうした動きの背景には、効率性がかつてないほど求められていることがある。アップルは今年、「ワット当たりの性能」について大いに喧伝した。この基準はバッテリーで動く機器にとって明らかに重要だが、世界の消費電力の1%を占めるクラウドコンピューティングにとってもしかり。このようなニーズを満たすため、電子機器メーカーは自社製品によりカスタマイズしやすいマイクロチップを選択している。車両を駆動するのに開発されたエンジンと同様に。

 カスタムメードのチップ製造で先頭を走るのは製造企業ではない。ほぼ全てのモバイル端末のほか、パソコンやクラウドサービスでも使用が増えている技術の設計を手掛けるのは英半導体設計大手アーム・ホールディングスだ。同社がマイクロチップの設計図をライセンス供与するハイテク大手やハードウエアのスタートアップは計500社余り。すでにスマホやタブレット端末、ノートパソコン向けプロセッサーの市場シェアは9割に上る。

 インテルは米アドバンスト・マイクロ・デバイセズ(AMD)と台湾の威盛電子(VIAテクノロジーズ)との長年の関係を除けば、他社にマイクロチップの設計図をライセンス供与しない。インテルはアマゾン・ドット・コムのような大容量のデータ処理を必要とする顧客のために、自社の高性能プロセッサー「Xeon(ジーオン)」をカスタマイズする。

 アームが供与するライセンスは特定のニーズに合わせ、同社のさまざまな「コア」を組み合わせることが可能だ。同社のレネ・ハース知財製品担当プレジデントによれば、気温観測など低電力の環境センサーのチップを作りたい顧客はコアが1つしか必要ないかもしれないが、超高速のクラウドサーバー向けプロセッサーには最大96コア必要になる可能性があるという。

アップルの新「MacBook」に搭載された独自チップ
PHOTO: DANIEL ACKER/BLOOMBERG NEWS

 社内に経験豊富で大きなチップ設計チームがあるアップルやサムスン、クアルコム、エヌビディアといった一部企業はあまり一般的でないタイプのライセンスを求め、独自に設計されたチップを製造する。それでもアームのエコシステム内にある。同じ「命令セット」を使用しているからだ。

 現時点でインテルの命令セット「x86」とアームの命令セットの特徴の違いは不鮮明だ、と指摘するのはアンディ・ファン氏だ。同氏はベテランエンジニアでチップ設計企業に助言を行う。アームの命令セットはインテルのとほぼ同じくらい大きく複雑化しているが、インテルは効率性を向上させた高性能チップの設計に注力しているという。

 両社にとって現在、処理速度と同じくらいカスタマイズが戦いの場となっているが、アップルが新「MacBook(マックブック)」に搭載した独自のチップ「M1」の評価基準は、アームベースのチップが非常に処理速度が速くなり得ることを示している。現在世界最速のスーパーコンピューターには富士通の開発したチップが搭載されているが、アームの技術に基づいている。

 電子機器メーカーはカスタマイズしたチップの製造をベストなファウンドリー(受託生産)企業から選べるし、最先端技術の大半はもはやインテルではなく、(ほとんどがアームの技術が基になる)チップを実際に製造している台湾積体電路製造(TSMC)やサムスンといったライバル企業に属している。

 ほかにも、インテルの領域に踏み込んでいる企業がある。画像処理半導体(GPU)と人工知能(AI)の市場を支配し、時価総額で現在最大の米半導体メーカーであるエヌビディアは、アーム・ホールディングスをソフトバンクグループから400億ドル(現金と株式)で買収することで合意している。規制当局の審査を通過すれば、業界史上最大の買収案件となる。

自社のタブレットPC「Surface Pro X」を紹介するマイクロソフトのパノス・パネイ最高製品責任者(19年10月)
PHOTO: MARK KAUZLARICH/BLOOMBERG NEWS

 アップル創業者のスティーブ・ジョブズ氏は2006年、同社がインテル製チップに切り替えると発表した。当時採用していたチップの製造元であるIBMが追いついてこられなかったためだ。インテルは10年以上にわたり、パソコン・サーバー向けチップの消費電力と効率性で業界トップを走り続けた。

 だが同時期にインテルは致命的なミスを犯した。当時のポール・オッテリーニ最高経営責任者(CEO)は、「iPhone(アイフォーン)」に搭載するチップを製造してほしいというアップルの依頼を断ったのだ。アップルはアームの設計に基づいて独自チップの開発に乗り出し、2010年に発表されたiPhone4に初めて搭載された。産声を上げたばかりのモバイル業界の他企業もすでにアームの技術を採用しており、アーム支配の流れに向かっていった。

 スマホ革命が起きなければ、インテルは今でも中央処理装置の市場を握っていた、とハイテク分野の調査会社ムーア・インサイツ・アンド・ストラテジーのパトリック・ムーアヘッド社長は語る。

握手するアップルのスティーブ・ジョブズCEO(左)とインテルのポール・オッテリーニCEO(06年1月)
PHOTO: PAUL SAKUMA/ASSOCIATED PRESS

 このような戦い――インテルの垂直統合的アプローチとアームのより柔軟な戦略――はクラウド、厳密に言えば、データセンターでも繰り広げられている。クラウドサービス最大手アマゾンの「アマゾン・ウェブ・サービス(AWS)」は独自に開発したアームチップを使っている。インテル製と比べ、クラウドアプリの性能が40%上回り、コストも20%低いとしている。

 にもかかわらず、インテルのクラウドサーバー向けチップ需要は衰えていない。2020年9月までの1年間の売上高は前年同期比11%増の781億ドルだった。新型コロナウイルスの世界的流行によりパソコンとサーバーの需要が爆発的に増えたおかげで、同期間の増収率は何年かぶりの大きさだ。同社はこの勢いに乗じて新規ビジネスへの参入をもくろんでいる。そうした分野にはGPUやAIトレーニング、5G(次世代通信規格)ネットワーキング、自動運転が含まれる。ロバート・スワンCEOは、同社がもはやパソコン・サーバー市場の支配に重点を置くべきではなく、「あらゆる半導体製品」のシェア3割を目指すべきと繰り返し述べている。

マイクロ・マジックが発表したRISC-Vコア(2日)
PHOTO: MICRO MAGIC|, INC.

 一方のアームは、今後も事業拡張を続けたいなら現状にあぐらをかいてはいられない。カスタマイズと費用効率の高い製造オプションを約束してインテルから顧客を奪ったように、今度は新たなスタートアップに脅かされる立場になりかねない。そうしたスタートアップの一つが、カリフォルニア大学バークレー校が開発した「RISC-V(リスクファイブ)」だ。設計が簡略化されていることで、「ワット当たりの性能」という今では不可欠な基準において有望な結果が最近示されている。だが最大のウリはオープンソースであることだろう。アームとは異なり、RISC-Vの命令セットを無料で利用できるのだ。

 中国ハイテク大手アリババグループはRISC-Vベースのチップを発表した。米トランプ政権下で欧米の技術や知財を取得するのが困難な他の中国企業も関心を寄せている。

 一方、インテルが成長し続けることができるかどうかは、製造で再び追いつけるかにかかっているかもしれない。さまざまな試みがうまくいかなくても、インテルが巨大なエコシステムを持つことができれば、それによってもたらされる勢いはこの先何年も同社が重要な企業であり続ける一助となることは間違いないだろう。また、あらゆる種類のプロセッサーの需要が爆発すれば、最も強力なライバルさえ、インテルを締め出すのに十分な供給を行うことは難しいかもしれない。』

半導体設計メーカーのArmがライセンス料の4倍値上げを要求か

https://gigazine.net/news/20200716-arm-price/

独占:アームは一部の顧客のためにチップ技術の価格を引き上げると情報筋は言う
https://www.reuters.com/article/us-softbank-group-arm-exclusive/exclusive-arm-raises-prices-on-chip-technology-for-some-customers-sources-say-idUSKCN24G1RM

『(グーグル翻訳文)
(ロイター通信)-ソフトバンクグループが所有する(9984.T)半導体技術サプライヤーであるArm Ltdは、最近の交渉で一部の顧客のライセンス料を引き上げようとしていると、この件に詳しい4人がロイターに語った。
Armの営業担当者は最近の会談で、一部の顧客のライセンス全体の費用を最大4倍に引き上げる価格引き上げを強く求めていると、この問題に詳しい2人は述べています。

ライセンスコストはさまざまですが、複雑なコンピューティングコアなどの重要な設計には数百万ドルかかる場合があります。引き上げにより一部のライセンシーは非アーム代替案を検討するよう求められ、2人がロイターに非公開交渉について話し合うよう匿名性を要求したと語った。

Armは価格交渉についてコメントしないと述べた。

同社は、Marvell Technology Group(MRVL.O)などの顧客がデータセンターなどの新しい市場に参入できるように、新しいテクノロジーに多額の投資を行ってきました。昨年、アームは「フレキシブルアクセス」プログラムを開始し、顧客は先行技術コストを抑えながら幅広いテクノロジーにアクセスできるようになりました。

アームは、チップ内の知的財産を供給する最もアップル社(からのものも含め、世界のスマートフォンの電源AAPL.O)と、サムスン電子のCo株式会社(005930.KS)。それは、他の市場の中で、自動運転車とネットワーク技術のためのチップに拡大しています。

SoftBankは2016年にイングランドに本拠を置くArmのケンブリッジを320億ドルで購入し、これまでで最大の購入となりました。

ウォールストリートジャーナルは今週、ソフトバンクがアームの完全または部分的な売却を含む代替案を検討するためにゴールドマンサックスグループインクを雇ったことを今週報告しました。SoftBankの最高執行責任者Marcelo Claureは、火曜日にここフィナンシャルタイムズに、SoftBankがチップ会社から「ほとんどの価値」を認識したときにArmは上場すると発表しましたが、 」

チップ企業の25%が銀行の968億ドルのビジョンファンドによって保有されているため、アーム上場の結果はSoftBankにとって非常に重要になる可能性があります。ソフトバンクの最新の財務によれば、ファンドの投資額は3月31日現在で173億ドルの損失でしたが、2019年末の7,273億円(68億ドル)の損失額と比較しています。ビジョンファンドの減少は、 Uber Technologies Inc(UBER.N)およびWeWorkとして。

チップ設計者がArmのテクノロジーにアクセスするために支払うライセンス料は、収益の成長を牽引しています。このような収益は、直近の会計年度で6.4%増加して5億8,200万ドルになりましたが、Armテクノロジーで作られたチップのロイヤルティからの収益は1.5%減少して10億8千万ドルになりました。

SoftBankは部分的にArmを買収し、信号機から冷蔵庫までの日常的なデバイスがインターネットに接続することが期待されるモノのインターネットまたはIoTで期待されるブームを利用しました。

しかし、IoTでは、チップ設計者に低価格を請求するライバルや、チップ設計者自身が無料で使用できるRISC-Vと呼ばれる「オープンソース」テクノロジーとの競争に直面しています。調査会社のIDCによると、新しいコロナウイルスのパンデミックによって、IoTへの支出計画も鈍化している。

先週、Armは2つのIoTソフトウェア事業をスピンオフしてSoftBankに戻り、コアチップテクノロジーに焦点を当てました。

IoTの収益は競争と経済的な逆風に制約されているため、Armは、より複雑なチップで使用されるテクノロジーの価格を引き上げることになりました。

「それは私たちにとって多くの緊張を引き起こしました」とあるアームのライセンシーはロイターに語り、技術の向上と釣り合いが取れていないように思われたと語った。

サンフランシスコのスティーブン・ネリスによる報告。グレッグ・ミッチェルとリチャード・チャンによる編集

当社の基準:トムソン・ロイター・トラスト原則。』

 ※ まあ、「商法」だ…。くり返し使われて来た「手口」だ…。
 ある程度の期間は、「お安く」提供して、「競合他社」が価格競争に敗れて、「死んだ」ら、それを見計らって「値段を上げて行く」…。
 x86系は、十分に「死んだ」と、判断されたんだろう…。
 (インテルから、ぼろぼろ「キー・エンジニア」が脱出しているからな…。そういう点では、「会社」「企業」は、「死んでも」、「セル(細胞)」の系譜は、生き続ける…)。
 ただ、こういう「テクノロジー」系の競争には、「ゲーム・チェンジ」「プラットフォームの大転換」が絡む…。
 今回のは、IoTにおいては、「高性能」よりも、「低電力消費」の方が、重要視されるという「大転換」があった…。


 x86系は、そこを乗り損なった…。


 まあ、栄枯盛衰、諸行無常、盛者必衰の理(ことわり)だ…。
 ARMの先行きも、知れたものじゃ無い…、ってことだ…。
 既に、RISC-Vとか、そういう「萌芽(ほうが)」が見えている…。

HT(ハイパー・スレッド)の話し…。

※ 以下の投稿は、例によってオレ個人の興味と関心に基づくものだ…。自分の「備忘録」用として、貼っておく…。興味も関心も無い人は、スルーしてくれ…。

ハイパースレッディング・テクノロジー
https://ja.wikipedia.org/wiki/%E3%83%8F%E3%82%A4%E3%83%91%E3%83%BC%E3%82%B9%E3%83%AC%E3%83%83%E3%83%87%E3%82%A3%E3%83%B3%E3%82%B0%E3%83%BB%E3%83%86%E3%82%AF%E3%83%8E%E3%83%AD%E3%82%B8%E3%83%BC

『現在のパソコンに使われるCPUはCISCと呼ばれるものが主流で、多くは一つのコアにコードを読み込み(ロード)、解釈(デコード)し、処理をスケジュールする装置を一つと、それを処理するパイプラインと呼ばれる演算装置を複数持っている。しかしスケジュールの能力に限りがあるため、例えば整数を処理するパイプラインが働いていても、浮動小数点やMMXなどのマルチメディア計算をするパイプラインが空いていることがある。

そこで一つのコアに搭載しているデコードやスケジュールをする装置を複数に増やし、一つのコアを論理的に複数のコアとして動作させることで、空いているパイプラインを埋めて効率を向上させることが考えられた。

ただしコードやデータの間にはお互いに依存関係があり並行処理できない場合がある。また複数の論理的なコアは一つのL2キャッシュを共有しておりデータやキャッシュ不整合が発生した場合はロックがかかり効率が低下する。

コアはキャッシュに対し速度が遅いメインメモリーの入出力が必要になるとパイプラインが空いていても処理できない。最近のCPUは処理するコードやデータの量がL2キャッシュの容量を超えるほど肥大化しメインメモリーの入出力が必要な場合が増えているため、メモリーコントローラーをチップセットではなくCPU自体に内蔵させてメインメモリーの入出力速度を向上させている。』
『ハイパースレッディングが特に有効なのは、整数処理と浮動小数点処理やマルチメディア処理というように異なるパイプラインを多用するソフトウェアである。殆どのソフトウェアでは論理部分の大半は整数処理であり、浮動小数点処理と多重化できる可能性が高い。

しかしマルチメディアでデータ量が大きくなると、ハードディスクやメインメモリーの頻繁な読み書きが必要となり効率が低下する。またデータのサイズがバラバラの場合は規則正しくロードすることができない。

従ってハイパースレッディングで効率が良いのは、比較的小さなサイズの整数処理のコードと、データサイズが小さい、もしくはデータサイズが大きくても配列が規則的な浮動小数点処理やマルチメディア処理の繰り返しが並行して行われている場合である。』
『一方苦手とするのは、例えばWindowsやLinuxのように雑多なDLLやライブラリー類が頻繁かつ非同期的にコールされ、またコードやデータが頻繁に更新される、いわゆるローカリティが低い場合である。この場合、複数のスレッドでCPUのデータ幅やL2キャッシュが細分化され(スラッシング)、ハイパースレッディングによって逆に効率が低下することもある。

そのため、ハイパースレッディングによって多くのユーザーが不満を持つソフトウェアの立ち上がり時間が短縮されないのはこのせいである。一方、音声や動画の変換や編集ではハイパースレッディングの効果が高くなる。通常入力データサイズが規則的なデータ圧縮のほうが入力データが不規則なデータ解凍より早くなる傾向がある。』
『ハイパースレッディングの利点として、もともと複数の物理的コアを利用できる対称型マルチプロセッシング対応のOSでは、特にソフトウェアを改変することなくハイパースレッディングによる複数の論理的コアを利用できることである。

すなわちハイパースレッディングはソフトウェアを改変せず利用できる透過性があることが特徴である。もちろんハイパースレッディングを意識した処理として実装しているかどうかによって効率は変化する。

なお、処理中のコードやデータを自ら書き換えていくような特殊なソフトウェアや、複数のスレッドが強い依存関係を持つ場合は効率が低下したりエラーとなることがある。また論理的コア同士の間でデータの秘匿に問題があるなど、ごく限られたケースながら問題が生じることがある。このため、多くのPCではBIOSなどでハイパースレッディングをオフとすることができるようになっている。』

1コアを2スレッド動作させる、HTテクノロジー
http://www.pasonisan.com/customnavi/z1012_cpu/03ht.html

※ この図が、分かりやすい…。ハイパー・スレッドの発想は、「パイプライン」をギッシリ埋めたら、それだけ処理の量が増加して、処理速度が速くなる…、というものだ…。スレッドを流し込む回路を、2本に増やして、空いているパイプラインに送り込もう…、というものだな…。

※ 実コア4個の場合で、説明している…。「HTなし」だと、右側の図の通り、パイプラインに「空き」が生じている…。これを「HTあり」にすると、その実コアのパイプラインの空いているところに、「処理命令(演算命令)」を流し込んで、「隙間なく」稼働させることができている…。それで、「処理量」全体としては、「4コア」+「4HT」で、あたかも「8コア」に匹敵するようなパフォーマンスが発揮できる…、というわけだ…。

※ そういう芸当を可能にするテクノロジーが、この図…。各「命令」には、「ID」が付されており、どこの「パッケージ」のどの「コア」で処理すべきなのか、指示している…、というわけだ…。

※ こういう「フラグ」が立てられている図は、インターネットの「TCP・IP」でも、見たな…。また、「VPN」のところでも見た(VPNは、TCP/IPの応用だから、当然と言えば当然だ…)。

※ まあ、同じような「発想」と言っていいんだろう…。

※ 実は、完全に「誤解」していた…。ハイパー・スレッドは、OSの「マルチタスク」における「アイドリング」状態を利用して、その状態に「スレッド」を発行して、OSレベルで騙すテクノロジーだ…、と理解していた…。

※ どこで、そう理解したのか…。何か、そういう文献でも読んだのか…。今となっては、分からんな…。

※ これだから、世の中恐ろしい…。一旦、「分かった」つもりになっていても、どこでどう「誤解」しているものか、知れたものでは無い…。

※ 何事も、「虚心坦懐」に、「一から学ぶ」という姿勢を忘れないようにすることが、大切だ…。

〔「Ryzen」のキモは、「SenseMI」…。〕

 ※ 以下の投稿は、全くの個人的な興味と関心に基づくものだ…。自分用の勉強と、「覚え書き」のための資料として、貼っておく…。
 というのは、最近、「PC自作屋界隈」では、「AMD」や「Ryzen」の人気が、にわかに盛り上がり、それで自分のシステムを組む人とか、BTO業界でも「ゲーミングPC」とかを販売したりする例が、増えて来ている…。
 それで、「Ryzen」のアーキテクチャには、ずっと興味があった…。「AMD、Ryzen CPUを搭載したSummit Ridgeをクレスト」の記事は、その一端を解説している…。
 そういうことで、「なーる…。そこが、キモなのか!」「分かったぞ!」と、ちょっとウレしくて、投稿にした…。
 だから、「AMDって、何?」「Ryzenって、何?」な人は、スルーしてくれ…。

アドバンスト・マイクロ・デバイセズ
https://ja.wikipedia.org/wiki/%E3%82%A2%E3%83%89%E3%83%90%E3%83%B3%E3%82%B9%E3%83%88%E3%83%BB%E3%83%9E%E3%82%A4%E3%82%AF%E3%83%AD%E3%83%BB%E3%83%87%E3%83%90%E3%82%A4%E3%82%BB%E3%82%BA

Zen (マイクロアーキテクチャ)
https://ja.wikipedia.org/wiki/Zen_(%E3%83%9E%E3%82%A4%E3%82%AF%E3%83%AD%E3%82%A2%E3%83%BC%E3%82%AD%E3%83%86%E3%82%AF%E3%83%81%E3%83%A3)

AMD、Ryzen CPUを搭載したSummit Ridgeをクレスト
https://techreport.com/review/31105/amd-crests-summit-ridge-with-ryzen-cpus/

(※グーグル翻訳文)
『これをお読みになると、AMDのNew Horizo​​nイベントが始まり、サーバーとデスクトップ向けの同社の次世代ハイエンドCPUに関する詳細が明らかになります。しかし、私たちはあなたよりはるかに先を行っています。先週、カリフォルニア州ソノマで開催されたAMD Tech Summitで、Ryzenシリコンを少し覗きました。はい、このハイエンドチップを初期の段階から導入したZenの名前はもはや存在しません。代わりに、デスクトップ用のZenパーツ(以前のコード名はSummit Ridge)を出荷すると、Ryzenという名前が付けられます。最近のReLiveソフトウェアアップデートの名前のように、 Ryzenはいくつかの異なる方法で発音できますが、AMDは「rye-zen」を支持しました。フェニックスのようなものです。』
『Ryzenの要点を説明する前に、AMDが赤ちゃんについて共有している新しい詳細のいくつかを最初に確認する必要があります。同社は、Ryzenの最上位製品には、3.4 GHzのベースクロックで実行される8つのコアと16のスレッドがあることを確認しました。これらのコアには、4MBのL2キャッシュと16MBのL3キャッシュがあり、パッケージ全体で印象的な95W TDPを備えています。AMDはまだRyzenのブーストクロックを公開する準備ができていませんでしたが、戦車には十分な余裕があったと確信していたようです。

また、Ryzenシリコンの健康状態についてのある種のチェックを見る必要がありました。AMDはIDFでのプレビューイベントの際と同様に、一般的なデスクトップワークロード(この場合は、Handbrakeビデオトランスコーディングツール)を実行する8コア、16スレッドのRyzenを示しました。今回、同社は、Ryzenエンジニアリングサンプルを3.4 GHzで実行するように設定しました。ホブリングされていないCore i7-6900Kに対するブーストはありません。前回AMDがこのような直接比較テストを実行したのは、3 GHzに制限されたi7-6900Kに対するものであったことを思い出してください。TDPが普遍的または相互比較可能な数字ではない場合でも、i7-6900Kが140W TDP CPUであることに注意するのも楽しいです。』
『ブレンダーCPUレンダリング中のRyzenのピーク電力消費

どちらのテストシステムの正確な詳細もわかりませんが、Ryzen PCはAMDのサンプルワークロードをi7-6900Kより数秒早く完了しました。おそらくより励みになるのは、AMDが完全なBlenderの負荷の下でこのRyzenサンプルのいくつかの消費電力を示し、それらはBroadwell-Eチップとほぼ同じであったことです。そのパフォーマンスは、Ryzenの速度には高電力料金が付いていないことを示唆しており、それは心強いニュースです。』
『AMDは、Ryzenの内部機能に関する興味深い詳細も明らかにしました。他の最近のAMDチップと同様に、Ryzen CPUには、チップの動作条件に関するリアルタイムの情報を中央プロセッサに提供する、熱センサーと電圧センサーのネットワークがダイ全体に散在しています。ブリストルリッジAPUとポラリスGPUにはすでにこれらのセンサーネットワークが搭載されていますが、簡単に参照できるように、AMDはこの監視ハードウェアネットワークを「SenseMI」と呼んでいます。』
『SenseMIは、チップ間のばらつきを考慮しない所定の安全マージンで焼き付けるのではなく、動的電圧および周波数スケーリングカーブの最適なポイントで特定のRyzenチップを実行できるようにします。この適応技術により、チップはより低い電圧で特定の周波数で動作し、効率を向上させることができます。これはAMDが「ピュアパワー」と呼ぶ機能です。SenseMIは、ブーストクロックをダイヤルインするときに、所定のチップに潜在的な周波数オーバーヘッド全体を抽出させることもできます。これは、AMDが「プレシジョンブースト」と呼ぶものです。』
『SenseMIは、「拡張周波数範囲」またはXFRと呼ばれる興味深い新機能もサポートしています。SenseMIは、Precision Boostフィードバックループを使用して、ビルダーがRyzen CPUにインストールする冷却ソリューションの効果を監視します。おそらく、レイスクーラーまたは同様のヒートシンクを取り付けると、Ryzenチップは標準のブースト範囲に到達できます。ただし、モンスタータワークーラーまたはクローズドループの液体クーラーをRyzen CPUの上に置くと、チップは追加のサーマルヘッドルームを自動的に利用して、指定された範囲を超えてブーストできます。冷却ソリューションが強力であればあるほど、Precision Boostが押し上げる能力が高くなります。十分に単純です。』
『AMDは、現代の高性能CPUアーキテクチャの珍しい一歩として、Ryzenブランチプレディクタの詳細についても話し合いました。同社は、最新のCPUでニューラルネットワークを利用した予測アルゴリズムを使用していると述べています。その説明はマーケティングの綿毛のように聞こえるかもしれませんが、効果的な分岐予測はすでにシステムを学習しており、ニューラルネットワークは現在ホットなトピックですが、流行語にとらわれるだけではありません。AMDシニアフェローのマイククラークはザレジスターに、Ryzenは今年初めのHot Chipsカンファレンスでハッシュされたパーセプトロンアルゴリズムを使用すると語った。一方でパーセプトロンは、基本的なニューラルネットワークであってもよい、それはまだ、ニューラルネットワークです。

簡単なGoogleは、パーセプトロンを利用した分岐予測子のアイデアはチップ設計において新しいものではないことを示唆していますが、これらのタイプの予測子は非常に正確なパフォーマンスを提供するように見えます。これは、どのCPUにとっても朗報です。AMDの従業員との私の会話は、今後のブリーフィングでこのトピックについてさらに学ぶことを示唆しているので、今のところピッチフォークに立ち向かうことができます。AMDはまた、Zenの「スマート」データプリフェッチャーを売り込んでいますが、CPUパフォーマンスのこの重要なコンポーネントを改善するために何をしているのかについては何も示唆していません。それについての説明も待つ必要があると思います。

Ryzenがこれらの約束を果たすことができれば、AMDはゲーム用PCの世界におけるいくつかの好ましいトレンドをサーフィンする可能性があると考えています。同社は、ゲームハードウェアの市場は2015年から2018年にかけて25%の急成長の真っ只中にあると予測しており、VR PCの市場は特に今年は100万台未満から2020年には1000万台以上に成長すると予測しています。Dota 2やLeague of LegendsなどのeSportsタイトルの人気の高まり、およびTwitchストリーミングの爆発的な人気は、すべて、新規および既存のゲーマーが新しいハードウェアへのアップグレードを検討している可能性があることを示唆しています。これらのPCがRyzen CPUとRadeonグラフィックスカードを中心に構築されている場合、AMDは収益拡大のために非常に必要とされているショットを楽しむことができます。

Ryzenハードウェアを使用できるようになるまでには、少し時間がかかりますが、AMDはこのCPUファミリとそのパフォーマンスに関する楽観的な理由を引き続き提供しています。先週の同社のデモンストレーションでは、Ryzen部品は、パフォーマンスとワットあたりのパフォーマンスの両方の観点から、Broadwell-Eチップと競合する可能性が最も高いことが示されました。AMDが3.4 GHzのベースクロックでのみ動作するエンジニアリングサンプルでそのパフォーマンスを達成したという事実は、マルチスレッド化されていないワークロードでも、これらのチップからさらに多くのパフォーマンスを引き出すことができることを示唆しています。XFRなどの機能は、強力なクーラーでRyzenを使用することを計画している愛好家にとって、おそらくさらに優れたパフォーマンスの報酬を約束します。すべて手動のオーバークロックの頭痛はありません。』

Macのプロセッサー、自社開発 アップル

Macのプロセッサー、自社開発 アップル、来年までに計画と報道
https://this.kiji.is/626152012670829665

『【ニューヨーク共同】米ブルームバーグ通信は23日、米アップルがパソコン「Mac(マック)」に、頭脳を担うプロセッサーを自社開発して搭載し、来年までに発売することを計画していると報じた。スマートフォン「iPhone(アイフォーン)」では既に自社開発しており、基盤技術の共通化でアプリ市場の拡大を促進する。

 米インテル製から徐々に移行する。独自開発により、他社製パソコンとの性能の違いを出し、新製品の発売サイクルも短縮しやすくなるという。自前開発品はノートパソコンの入門機種から搭載する見通しだ。』

アップルが描く「インテルなき未来」と、見えてきたいくつもの課題(2018.04.08)
https://wired.jp/2018/04/08/apple-quitting-intel-processors/

『ブルームバーグのガーマンによると、アップルは10年以上にわたってMacに搭載されていたインテルの「x86」シリーズを、iPhoneと同じ「ARMアーキテクチャー」のチップに変えようとしている。ただ、ここには少なくとも2つの難題がある。

まず、プロセッサーそのものに関する技術的なことだ。ARMアーキテクチャーは効率には優れているが、パワーはインテルの上位クラスのチップにはるかに及ばない。Macへの独自チップの採用は早くても20年になると言われているが、業界専門家はそれまでにARMの半導体がインテルに追いつくか疑問を呈している。

ハイテク分野のコンサルタントであるパトリック・ムーアヘッドは、ARMアーキテクチャーを「計算能力という点で見れば(インテルのエントリーモデルの)『Core i3』か『Core i5』のローエンドモデル程度でしょう」と説明する。「いずれにしろ、20年までにARMアーキテクチャで『Xeon』や『Core i7』に近いパワーをもつチップができるとは思いません」』
『一方で開発側は、これまでのアプリをARMベースの「OS X」に対応させるために、ほかの仕事を中断しなければならなくなるかもしれない。10年以上前にアップルがインテルに乗り換えたときもそうだった。

「インテルを切り離す場合、すべてが完全にうまくいくような“魔法”はありません。かつてCPUをIBMの『PowerPC』からインテルに切り替えたときも、PowerPCベースのアプリがインテルのチップでも動くようにする魔法はありませんでした」とムーアヘッドは言う。「大半はコンパイルをやり直さなければなりません。プログラムの完全な書き換えが必要になるものもたくさんあるでしょう」』

PowerPC
https://ja.wikipedia.org/wiki/PowerPC

『設計特徴
PowerPCはRISCの思想で作られており、スーパースカラ方式で命令を実行する。

ベースにしたPOWERの特徴に、さらにいくつかの変更を加えた。

POWERアーキテクチャのうち、複雑なものを省いた命令セット。RISCプロセッサとしては、比較的複雑な命令も含む。
バイエンディアン(ビッグエンディアンおよびリトルエンディアンのサポート。G5を除く)
単精度浮動小数点演算に倍精度浮動小数点演算の追加
32ビット命令と完全下位互換の64ビット命令セット
32個のGPR(汎用レジスタ)と32個のFPR(浮動小数点レジスタ)
サブルーチンの呼出規約は一般的なRISCチップとは異なりスタック渡しである。実際は10個の引数までレジスタ渡しが行われるが、データのビット数によっては使用可能なレジスタ数が減少したり、非揮発性レジスタの退避などを行う必要がある。
1本のカウントレジスタ。専用の分岐命令などと組み合わせてループのカウントなどに利用する。
複雑な命令など一部を除き、命令は基本的にハードワイヤード (Hard-Wired) ロジックで実装(一部マイクロコードで実装)
G4(第4世代)シリーズでは128ビット単位でベクトル演算を行う『AltiVec(IBMはVMX、アップルコンピュータではVelocity Engineと表現している)』を採用。付随する専用のレジスタは32本。
8本の4ビット条件レジスタ(いわゆるステータスレジスタやフラグレジスタと呼ばれるもの)。詳細はステータスレジスタの項を参照。
原則として、現在のスタックのメモリアドレスを指すベースポインタを持たない。代りに汎用レジスタの一つを用いる。この規則はABIに依存するが、大抵の場合そのレジスタは1番の汎用レジスタである。また、0番の汎用レジスタは、命令によってはゼロレジスタの代用として用いられることがある。
静的な分岐予測を命令単位で設定できる。
条件分岐命令は8×32×17=4352通り(分岐予測を含む)の条件を組み合わせることが可能である。
1998年のPOWER3以降は、POWERも64ビットPowerPC仕様に準拠したアーキテクチャを採用している。』

ファーウエイ離れ、ジワジワ拡大(その3)

<独占報道>日本・住友電工の光ファイバー技術、ファーウェイ経由で中国軍に渡った=米国防省筋
https://www.epochtimes.jp/p/2019/05/38602.html

米AMD「今後しない」 中国合弁先への技術移転
https://www.nikkei.com/article/DGXMZO45346180Y9A520C1FFE000/

※ 普通の人は、AMDと言われても、「何それ?」と言う反応が多いんじゃないか…。

※ ましてや、Xeon(ジーオンと読む)とか、EPYC(エピックと読む)とか言われても、「?」という感じだろう…。

※ まあ、興味のある人(そういう人も、いないだろうが)は、リンクを辿って、見ておいてくれ…。

アドバンスト・マイクロ・デバイセズ (Advanced Micro Devices, Inc. / AMD)
https://ja.wikipedia.org/wiki/アドバンスト・マイクロ・デバイセズ

「CPU」の基礎から見方、比較、選び方まで徹底解説
https://pcpedia.biz/cpu/

Xeonを駆逐する最大32コアCPU「AMD EPYC」のスペックまとめ
 ※ 「EPYCが安価な理由」『その理由が製造方法である。「Ryzen 3 / 5 / 7」に使われているCPUダイは「Summit Ridge」と呼ばれるもの。このダイは良い具合に出来上がると最大8コアとして使えるようになる。
この8コアダイを2つ組み合わせて作ったのが「Ryzen Threadripper」(最大16コア)で、4つ組み合わせたものが4つの「Zeppelin」ダイを搭載してこの「EPYC」(最大32コア)というわけだ。
要するに、Zenラインナップはすべて、たった1種類のダイ「Ryzen 3 / 5/ 7」「Ryzen Threadripper」までは「Summit Ridge」ダイで、EPYCは「Zeppelin」ダイなので使われているダイは2種ですね。
それでもダイの種類が少ないほど製造に必要な設備は最小限に抑えられるし、不良化してしまっても寄せ集めてマルチコアにすればいい(つまり歩留まりが良好)。だから安価に作れる。というイメージで大丈夫。』と言う辺りは、興味深い(ジジイにとってはな)。
https://chimolog.co/bto-cpu-amd-epyc/(2017.06.17)

AMDーアドバンスト・マイクロ・デバイスー独自路線を歩む半導体銘柄の株価は?配当利回りは?
https://amkabu.com/analysis-amd

半導体の米AMD株が大幅高 データセンター向け新型CPU発売で期待(2017/6/22)https://www.nikkei.com/article/DGXLASFL21HJJ_R20C17A6000000/

AMDが32コア/64スレッドのCPU「EPYC」とグラフィックカード「Radeon Vega Frontier Edition」を発表(2017年05月17日)https://gigazine.net/news/20170517-amd-epyc/

AMDは新プロセッサ「EPYC」と新ロードマップで市場奪還を目指す(2017年5月23日)https://japan.cnet.com/article/35101430/

6兆円市場で対決 王者インテルvs. AMD「新世代CPU争い」 —— 再びシェアを獲れるのか?
https://www.businessinsider.jp/post-35027

Zenコアの「EPYC」でサーバー市場奪還を目論む AMD CPUロードマップ
https://ascii.jp/elem/000/001/485/1485192/

中国半導体受託生産最大手SMIC、米NY上場廃止
 ※ 2017年のファウンドリ・ランキング第5位の企業だ( 2017年の半導体ファウンドリランキング – 売上高10億ドル超は8社 https://news.mynavi.jp/article/20180427-622956/ )
https://www.nikkei.com/article/DGXMZO45318480X20C19A5FFE000/

ファーウェイのスマホ、シェアが3分の1に激減、経済制裁決定後1週間で
https://headlines.yahoo.co.jp/hl?a=20190526-00119771-bcn-sci

米議会、中国人留学生“排除”に本腰 「ビザ発給禁止」共和党議員が法案提出…日本に同じ措置要請も? 最先端技術の流出阻止へ
http://www.zakzak.co.jp/smp/soc/news/190524/soc1905240002-s1.html

ファーウエイ制裁関連情報(その3)

スマホ開発困難に ファーウェイまとめ読み
https://www.nikkei.com/article/DGXMZO45200650T20C19A5MM8000/

ファーウェイ半導体戦略、根底揺らぐ 英アーム取引停止
https://www.nikkei.com/article/DGXMZO45153370T20C19A5I00000/?nf=1

 ※ 『グーグルによると、アンドロイドはアームと米インテルなどの「x86」と呼ばれる半導体がなければ作動しない。ファーウェイが開発を進めるとされる自前のOSはアンドロイドを土台にしているため、アームに頼らない半導体をつくれたとしてもOSが動かせないリスクがある。』と言っているが、マシン語としてアームのCoretexコアか、インテルのx86系の命令セットに対応してる、という意味だろう。
 Coretexコア系は、待機してる時と、フルに処理を行う時とで、稼働させるコアが2系統あって(2本立てになってる。big.LITTLEアーキテクチャ、と言うらしい)、省電力性能が高い(電池の持ちがいい)のが特徴だ。

上が、省電力系のパイプラインで、下がパワー系のパイプラインの概念図だ。詳しい内容は分からなくても、上は簡素・省電力、下は複雑・パワーもりもり・電力喰いだろうな、くらいは見当がつく…。この二系統を、シームレスに切り替えて、省電力と高性能処理を両立させているのだ、と言うことだ。

これに対して、x86系は、電力をゴリゴリ使用して、マルチメディアの処理に強い(命令セットを拡張に継ぐ拡張で、対応させて来た)。しかも、内部でRISCの設計思想を取り入れたマイクロアーキテクチャを採用している。それで、省電力性能はそれほどでも無いが、処理が早くキビキビ動くと言う特徴がある。

※ ここでは、6段のパイプラインとなっている( スーパースカラって何? (1/3)
https://ednjapan.com/edn/articles/1702/24/news018.htm )。

※ しかも、シングルの構成だけでなく、複数のパイプラインを設置する設計もあるようだ(スーパースカラとか、言うらしい)。パイプラインの段数を増やせば、また、複数のパイプラインを設置すれば、それだけ電力消費は多くなる…。電流を流す部分が、多くなるわけだからな…。


 それと、ARM社、ファーウエイ(または、ハイシリコン)社、TSMC社なんかの関係について、語っておく。
 ARM社は、CPUの企画・設計・開発に特化した会社だ。自社では半導体の「製造」には携わらず、開発した「設計図」のデータを、ライセンスとして他社に供与し、利益を上げている。その形態も種々のものがあるようで、中には、その購入した設計データを、半導体製造機械にセットすれば、それだけで製造が可能となるものもある、と言われている。それと、ユーザー自身が改良・付け加えの余地を広く認めているのが、特徴だとも言われている。そういう改良・付け加えの後のもので有名なのは、Snapdragonとか、Kirinとか、サムソンだったらExynos(エクシノス)とかだ。
 半導体製造設備は、製造機械も含めて、クリーンルームとか、必要となるものも多く、その設置・保有は、巨額の資金を必要とする。しかも、一旦設置すると、受給に応じて細かく製造量を調節するのが難しいものとなる。それで、「ファウンドリ」と呼ばれる、受託生産に特化した会社が、実際の製造を担う形になった。そうしておけば、企画・設計企業は、製造リスク・在庫リスクを負わずに済むからな…。TSMC社とか、ハイシリコン社とかは、このファウンドリだ。
 ファーウエイとか、サムソンとかは、そういう受託生産会社(ファウンドリ)が製造したCPUや、他の部品を購入して、最終製品であるスマホを組み立ててるわけだよ。
そういうことで、『ファーウェイは現行モデルのライセンスを使い続ける権利は押さえているとみられ、すぐに生産停止に追い込まれることはなさそうだが、今後の半導体開発ではアームの協力を得られなくなる可能性が高い。
中国の半導体専門の大学で副教授を務める張芸蒙氏は日本経済新聞の取材に「当面の影響は大きくないが、アームの技術協力を受けずに新しい半導体を開発するのは難しくなる」と述べた。』とか言う話しに、なるわけだ。
 ただ、『ARMはファーウェイとの取引を止めると発表しましたが、既にイギリスARMから15分の所にファーウェイのチップR&D工場ができたので、ARM技術をイギリスで移転すればTSMCで作って何の問題もない。』と言う情報もある( http://fukadamoe.blog.fc2.com/blog-entry-4179.html )んで、ファーウエイとしては、あの手この手で抜け道を探って行く、日本企業もそういうことの隠れ蓑に使われる危険性がある…、ということになりそうだな…。

アーム coretex
https://www.bing.com/search?q=%e3%82%a2%e3%83%bc%e3%83%a0+coretex&FORM=HDRSC1

x86コア
https://www.bing.com/search?q=x86%e3%82%b3%e3%82%a2&FORM=HDRSC1

ファーウェイ、新型スマホ「影響を受けることはない」
https://www.nikkei.com/article/DGXMZO45209030U9A520C1000000/

ARMの省電力技術「big.LITTLE」がいよいよモバイル機器にお目見え
https://pc.watch.impress.co.jp/docs/column/kaigai/577351.html

電力の削減と高性能の両立を狙ったARMのbig.LITTLE
https://news.mynavi.jp/article/architecture-304/

What Is ARM big.LITTLE?
https://www.ubergizmo.com/2013/01/what-is-arm-big-little/

ファーウエイ制裁関連情報(その2)

パナソニック、ファーウェイと取引中止も 米禁輸で社内通達
https://www.sankei.com/economy/news/190523/ecn1905230020-n1.htm

ファーウェイ離れ、世界で スマホ最新機種を発売延期
https://www.nikkei.com/article/DGXMZO45142070S9A520C1MM8000/

ファーウェイ日本代表「米規制に粘り強く対応」
https://www.nikkei.com/article/DGXMZO45108120S9A520C1000000/?n_cid=SPTMG053

英アーム、ファーウェイとの取引「米に従う」 停止示唆
https://www.nikkei.com/article/DGXMZO45152290T20C19A5000000/

ファーウェイと一部取引中止へ パナソニックやアーム
https://www.nikkei.com/article/DGXMZO45147380S9A520C1MM8000/?n_cid=SPTMG002

英アーム、ファーウェイと取引停止か BBC報道
https://www.nikkei.com/article/DGXMZO45142560S9A520C1MM8000/

ソフトバンク傘下の英アーム、ファーウェイとの取引停止へ
https://www.bloomberg.co.jp/news/articles/2019-05-22/PRWMRL6TTDS301

英アーム、ファーウェイとの取引停止へ=BBC
https://jp.reuters.com/article/huawei-tech-arm-idJPKCN1SS16E

アームとの取引停止問題、解決可能=ファーウェイ
 ※ 『BBCによると、アームは社員に対し、ファーウェイとその子会社との既存の契約やサポートなどを停止するよう指示。社員への通達は、米政府がファーウェイへの米製品の輸出を禁止すると発表した翌日の5月16日に行われた。アームの設計には米国を原産地とする技術が含まれるという。』
https://diamond.jp/articles/-/203409

※ ARM社が、取り引き停止を社員に指示した…と言うことなんだが…。

※ 特に最後のは、「既存の契約」まで停止する…、と言うことなんだが…。そんなことが、できるのかね…。多額の損害賠償ものの話しになるんじゃないのか…。Coretexのライセンスの供与と言うのは、何かそういう特約でも付けているものなのかね…。

※ いずれ、ファーウエイは、ARM社のCoretexのライセンスを使って、スマホのCPUを製造もしくは製造委託していた(子会社のハイシリコンが担当してたのか…)。

※ そのライセンスが使えないとなると、CPUの製造もしくは製造委託はできないという話しになる…。

※ しかし、そういうことが法律上・契約上できるものなのかね…。既に、なんらかの金銭的なものは支払い済みなんだろう…。オレには、ちょっと見当がつかないな…。

ファーウェイの息の根を止めかねない、米制裁「異次元の厳しさ」
https://diamond.jp/articles/-/203400

中国IT大手「ファーウェイ」の正体、米国が最も潰したい企業
https://diamond.jp/articles/-/179812

ファーウェイはなぜ大問題なのか、早わかりQ&A
https://diamond.jp/articles/-/187921

アメリカはソフトバンクがArm社を買収した時点からマークしてた…、という情報があったんで、紹介しとく。

http://fukadamoe.blog.fc2.com/blog-entry-4059.html

 これが本当だとすると、Arm社設計・開発のcoretexシリーズのライセンスが、ファーウェイと関係が深いとされるソフトバンクを通じて、ファーウェイに流れていくことを、買収の段階から警戒してた、ってことになる。

 まあ、実際にKirin( https://www.gizmodo.jp/2018/08/huawei-kirin-980.html )とか、開発してるわけだからな…。そういうことに、どの程度ソフトバンクが噛んでたのかは、知らないが…。

 いずれ、ソフトバンクは、ちょっとマズい立場に立たされた、ということになるんじゃないのか…。

マシン語の話し

 ※ Javaの話しとか、サイバー攻撃の話しの記事を読むとき、ある程度は理解しといたほうがいいと思われるのは、「マシン語」とか、「コンピューターが、動作する仕組み」とかの話しだ。                          『2段階方式で脱Java、JACICがオラクルと特別契約』
https://tech.nikkeibp.co.jp/atcl/nxt/column/18/00001/01412/?P=1

  それで、以下の投稿は、今年の3月に作ったものなんだが、まあ今でも役に立つところはある、と思われるので、紹介しとく。                  http://www.sankei.com/world/news/180316/wor1803160018-n1.html 
         
 『韓国の仲介で、米朝首脳会談が行われるような流れになってる感じだが、その裏で北朝鮮は活発に韓国にサイバー攻撃を行っていた訳だ。韓国の出方を探って、交渉を自国に有利に運ぼうという作戦だろう。
 その手口なんかをちょっと詳しく解説してるのが、以下の記事だ。このサイトは、ウイルス・マルウエアやダーク・ウェブ(ウイルスやマルウエアを有料で販売したりしてる、危ないサイト)、それらの作者への匿名でのインタビュー記事なんかが載ってるんで、結構参考になる。
(『北朝鮮のサイバー攻撃グループ「APT37」が活発化』
 https://the01.jp/p0006529/ )

それで、これらの記事に出てくるちょっと専門的な用語について、説明しておく。                                     
※ https://tech.nikkeibp.co.jp/it/article/lecture/20070820/279875/  画像は、ここからお借りした。

「コンパイル」:本来は、「翻訳する」とか「置き換える」、ってな意味だ。
 コンピューターは、結局CPU(Central Processing Unit 中央演算装置)で電子の0(電子がない)と1(電子がある)の情報(電子があると、電流が多く流れる。電子がないと、電流が少なく流れる。電子の有る無しを、電流の流れに置き換えて(交流の山と谷を、1と0と判定して)操作してるだけのもんで、8bitとか16bitとか32bitとか64bitとかいうのは、一度に処理できる「0と1の個数」を指している。
 8bitだと、一度に00101100みたいな8個の0と1の羅列を処理できるっていう話しで、16bitだとこれが16個という話しになる(bitというのは、1組の0と1という単位。デジタルの2値って、このこと)。32bitは32個、64bitは64個の0と1の羅列…という話し(32個の箱や64個の箱の中に、それぞれ0または1が入ってる、というイメージ)。
 だから、コンピューター(CPU)は、そもそもがこういう0と1の羅列しか取り扱えない。8bitのマシンは、00101100とか00101000とかしか取り扱えない。こういう、CPUで処理させようとする0と1の羅列を、「マシン語」という。
 コンピューター(CPU)の処理は、大体が指定されたデータの場所(アドレスという)のデータに対して、一定の処理をする(「命令」)という形になる(※ こういう0と1の羅列を、「データの場所」と「命令」に分けて取扱う(データの場所と命令を、混在させて取扱う)という仕組みを思いついた人が、フォン・ノイマンって人だ。まあ、天才の一人だな。イギリス国籍のユダヤ系の人だ。それで、このタイプのコンピューターを「ノイマン型」と言う)
 大体において、8bitの場合は上位4bitが「データの場所」を指して、下位4bitが「命令」を指していたり、レジスタ(CPU内部のデータを一時置いておく場所。まあ、高速メモリってな感じのもんだ)を2本使って、8bitの「データの場所」+8bitの「データの場所」計16bitのデータの場所という風に扱う場合もあるようだ。
 こんな風に、同じ0と1の羅列でも、それがどんな意味か、どういう「データの場所」の指定なのか、どういう「命令」なのかは、そのCPUで違う(CPUの設計・製造メーカーが、それぞれの設計・製造思想に基づいて設定してる)わけだよ。
 それで、このマシン語は、0と1の羅列で「00101100」とか「00101000」みたいなもんだから、これでプログラムを作るのは大変だ。まあ、初期の頃はシコシコやったらしいし、これでプログラムを作れる名人みたいな人もいたらしい(今でも、ソニーのプレステは、どっちかというとこのマシン語寄りでプログラムを作ってるという話しだ。そっちの方が、真似されにくいんで、わざとそういう風にしてるという話しも聞いた。だから、今でもXboxでは作り出すことが難しいタイプのゲームを作ることができて、競争力を保持してるという話しを聞いたことがあるぞ)。
 しかし、プログラミングの生産性は上がらないし、当然ミスも多くなる(0と1の1個でもミスったら、アウトだ)。いくら何でも酷くね、って話しになった。
 それで、登場したのが「プログラミング言語」だ。もう少し人間にも分かりやすい言語で書いて、それを「マシン語」に置き換えたらいいんじゃね、っていう発想だ(この、マシン語への翻訳・置き換えをコンパイルと言い、コンパイルするソフトを、コンパイラと言う)。
 最初に登場したのは、「アセンブリ言語」だ。
 例えば、「mov A B」(AをBに、移動する(move)する)、「comp A B」(AとBを比較(compare)する)、「add A B」(AにBを加える(add)する)みたいな感じで記述した。
 使われた記述が、「mov」「comp」「add」のような英単語を省略したようなもんなんで(英語圏の人にとっては)理解しやすいもんだったが、「A B」の部分が、前述した「レジスタ」に限定されていた(各CPUの内部に一般のプログラマーが自由に使える、高速メモリってな感じのものー(「汎用レジスタ」と言う)が設置されているんだが、CPU毎にバラバラ(前述のように、各CPUメーカーが、それぞれ勝手に設計・製造してた。今でも、そう)なんで、CPUが異なるマシンに向けて移植が大変だった)。また、命令がCPUのできる処理とほぼ1対1対応だったんで、あまり複雑な処理を記述するのに向かなかった。アセンブリ言語をマシン語に変換するソフトを、アセンブラ(コンパイラと対をなしてる感じだな)というらしいのだが、オレは使ったことはない。大体、アセンブリ言語も本で読んだことがあるだけだ。
 それで、1973年(たかだか、45年前の話しだ)に開発されたのが「C言語」だ。
「#include
int main(void)
{
printf(“Hello, world!\n”);
return 0;
}」
ってな感じのもんだ。
 ざっと意味を説明しようとしたんだが、長くなったし、あまり興味もなかろうと思うんで、省略する。
 上記の記述のプログラムをコンパイルして実行すると、使っているマシンのディスプレイに「Hello World!」って表示される。
 上記の記述をコンパイラでコンパイルすると、マシン語に変換されて、各CPUで実行することができる、ってわけだ。』