Armのプライムコアは、近年Cortex-Xのブランドで呼ばれており、2023年のモデルはCortex-X4になる。Cortex-X4の特徴はIPC(Instruction Per Clock-cycle)の向上にある。ArmはCortex-X4が前世代のCortex-X3と比較して、SPECRate2017_int_baseのピーク性能で15%向上しており、さらに電力効率では40%ほど改善していると説明している。
ただし、その結果として32bitとの互換性はなくなるので、64bit版がないアプリケーションやOSは動作できなくなる。Android OSとGoogle Playストアで配布されるアプリに関しては既に64bit化が済んでいるのでほぼ問題ないと言えるが、組込系のOSやアプリケーションなどではまだまだ32bitの互換性を必要とする場合があると考えられる。実際、Qualcommは、現行製品のSnapdragon 8 Gen 2の高性能コアをCortex-A715とCortex-A710を2コアずつ搭載している4コア構成にしている。
関連記事
【笠原一輝のユビキタス情報局】TSMCの4nmで製造され、ユニークな構成のCPUを内蔵するSnapdragon 8 Gen 2、GPUの大きな性能向上を確認
Snapdragon 8 Gen 2に関してはコンシューマ向けなので、高性能コアがすべて64bitでも特に不都合はないと考えられるが、Qualcommはそうしたコンシューマ向けのSoCを将来的に組込向け(たとえば自動車やIoTなど)に横展開するのが通例であるため、こうした構成になっていると考えられる。
その意味で、そうした戦略をとっているQualcommなどにとっては、2023年の末に発表されると予想される来年向けの「Snapdragon Gen 3」(?)でどのようなデザイン構成を取るのかは注目したいところだ。
しかし、今回のTCS23ではその改良版となるDSU-120が導入される。このDSU-120では最大で14コアまでの構成が可能になっており、Cortex-X4を10コア、Cortex-A720を4コアで、合計14コアでL3キャッシュが32MBになるArm版Windows(WoA:Windows on Arm)向けの実装などが可能になるという(もちろん消費電力を無視すれば、それをスマートフォン用として投入することも不可能ではない)。それだけのスペックであれば、IntelやAMDのデスクトップPC向けのCPUに匹敵するような性能を実現する可能性が出てくると言える。
この呼称は、シリコンバレーで長年にわたって新聞記者をつとめたマイケル・マローン(Michael Malone)氏の著作「The Intel Trinity: How Robert Noyce, Gordon Moore, and Andy Grove Built the World’s Most Important Company」(Harper Business、2014年7月発行)により、米国では広く知られるようになった。邦訳書籍は「インテル 世界で最も重要な会社の産業史」(文藝春秋、2015年発行)である。邦訳タイトルには「インテル・トリニティ」が入っていない。このためか、日本における「インテル・トリニティ」の知名度はあまり高くない。
今回はムーア氏とともにインテルを創業したロバート・ノイス氏の経歴を述べる。ノイス氏の伝記として最も優れているとされるのは、シリコンバレーを専門とする歴史学者のレスリー・バーリン(Leslie Berlin)氏が著した「The Man Behind the Microchip: Robert Noyce and the Invention of Silicon Valley」(Oxford University Press、2005年6月10日初版発行)だろう。440ページというかなりの大著である。
ロバート・ノイス氏(以降は一部を除いて敬称略)の経歴で日本でも知られているのは、フェアチャイルド半導体の共同創業者、インテルの共同創業者、日米半導体貿易摩擦における対日攻撃の急先鋒、モノリシック集積回路の発明者といったところだろうか。バーリン氏の著作「The Man Behind the Microchip: Robert Noyce and the Invention of Silicon Valley」を閲覧すると上記のほか、いくつかの興味深い事実が浮かび上がる。
ところが2000年10月10日、スウェーデン王立科学アカデミーは同年のノーベル物理学賞を、キルビーを含めた3名の研究者に授与すると発表した。授与の理由は、現代情報技術(Modern Information Technology)の構築に寄与したこと。2名は化合物半導体のレーザーと高速トランジスタの基本構造「ヘテロ接合」の開発に対してノーベル賞を与えられ、この2名が賞金の半分を折半するとした。賞金の残り半分は「集積回路の発明に関するキルビー氏の寄与」に対してキルビーに授与された。
ノイスが1956年8月14日にトンネルダイオードのアイデアを著した研究ノート。右上に日付がある。右下に電流電圧特性の予想曲線(順方向にトンネル電流と負性抵抗が生じる)が描かれている。出所:Computer History Museum, Department of Special Collections, Stanford University
江崎は、続く1958年6月にベルギーのブリュッセルで開かれた国際固体物理学会(International Conference on Solid State Physics)で、高濃度に不純物をドープしたGeトンネルダイオードを発表することにした。ここで不可解なことが起こった。学会の冒頭に実施されたキーノートアドレスで、すでに固体物理学の権威となっていたショックレーが「東京から来た江崎がトンネルダイオードを発表する」と述べ、江崎の研究成果を高く評価したのだ。これには発表者の江崎本人が非常に驚いた。ショックレーが事前にアピールしたこともあり、江崎の発表には多くの聴衆が集まった。
先に紹介した「Robert Noyce and the Tunnel Diode」は、いくつかの可能性を挙げている。まず、ショックレーは意見や方針などを頻繁に変える傾向があったこと。ショックレーの部下の1人は、彼は会社をいつも「揺さぶっていた」とコメントした。別の部下は、ショックレーはトンネルダイオードに対する考えを変えたのではないかと述べた。また、1957年8月にショックレーを裏切った8名(ノイスを含めたフェアチャイルド半導体の共同創業者)に対する恨みが1958年6月の時点では癒えてなかったからだとする意見もある。いずれにせよ、今となっては本当の理由は分からない。
(原文) The complexity for minimum component costs has increased at a rate of roughly a factor of two per year (see graph on next page). Certainly over the short term this rate can be expected to continue, if not to increase. Over the longer term, the rate of increase is a bit more uncertain, although there is no reason to believe it will not remain nearly constant for at least 10 years. That means by 1975, the number of components per integrated circuit for minimum cost will be 65,000.
I believe that such a large circuit can be built on a single wafer.
"Cramming more components onto integrated circuits", Electronics Magazine 19 April 1965[1]
（訳）部品あたりのコストが最小になるような複雑さは、毎年およそ2倍の割合で増大してきた（(訳注)元文献ではここでグラフを参照している）。短期的には、この増加率が上昇しないまでも、現状を維持することは確実である。より長期的には、増加率はやや不確実であるとはいえ、少なくとも今後10年間ほぼ一定の率を保てないと信ずべき理由は無い。すなわち、1975年までには、最小コストで得られる集積回路の部品数は65,000に達するであろう。
私は、それほどにも大規模な回路が1個のウェハー上に構築できるようになると信じている。
また、そうした特徴を実現するハードウエアを提供することで、顧客となるCSPやエンタープライズといった、従来Xeonスケーラブル・プロセッサーが採用されていた領域だけでなく、近年インテルアーキテクチャの導入が増加している、SDN(Software Defined Network)と呼ばれる仮想化技術を活用した5Gのバックエンド通信機器などにも、普及を目指していく。 インテルのデータセンターソリューションは、リアルワークロード性能、オープンプラットフォーム、サステナブルに要注目 インテル株式会社マーケティング本部本部長の上野晶子氏
インテルXeonスケーラブル・プロセッサーは、1997年の最初の製品(当時はPentium II Xeonブランド)の出荷から現在に至るまでデータセンターで採用されているCPUとしてトップシェアの製品だ。それだけ多くのユーザーに支持されているのも、リアルワークロードでの性能が支持されているからにほかならない。実際に自社のデータセンターで稼働させると、高性能と消費電力がバランスよく実現される。それがインテルXeonスケーラブル・プロセッサーなのだ。 インテル独自のアプローチ(出典：第4世代インテルXeonスケーラブル・プロセッサー発表、インテル株式会社)
現在ワイヤレス通信業界では、従来型の固定機能を持つハードウエアを、汎用プロセッサ＋ソフトウエアで置きかえるSDN(Software Defined Network)と呼ばれる取り組みへのシフトが急務となっている。その背景には5Gの本来の性能を発揮させるため、4G/LTE世代のハードウエアを一部使用するNSA(Non Stand Alone)方式から、SA(Stand Alone)方式への移行が進んでいるという事情がある。SA方式では5Gに対応したコアネットワークが必要になるため、その導入を機に従来の固定機能のハードウエアからSDNへと移行する通信キャリアが少なくないのだ。
今後インテルは、さらなる消費電力の削減にも取り組んでいく。MWCの会場では「Intel Infrastructure Power Manager for 5G core reference software」という省電力削減ツールを提供することを明らかにしており、そのツールを利用すると、コアネットワークの電力を30%削減できるとアピールしていた。 Intel Infrastructure Power Manager for 5G core reference software、約30%の電力を削減できる 通信キャリアなどの新しい領域を切り開いていく第4世代インテルXeonスケーラブル・プロセッサー
なお、サーバー向けプラットフォームでは、ロシア国内の半導体企業であるMSCT(Moscow Center for SPARC Technologies)が、「Elbrus」というブランドのプロセッサーをリリースしていますが、どうしても性能はIntelやAMDの製品より劣るようで、ロシア貯蓄銀行の技術部門であるSberInfraは「Elbrusのプロセッサーは、複数のワークロードをこなすにはメモリが不十分な上に遅く、コアも少なくクロック周波数も足りていない」と報告しています。さらにロシアでは、IntelやAMDのCPUが入手できない状況を打破すべく、Rostecという国営企業がオープンソースの命令セットアーキテクチャであるRISC-Vを採用したノートPC向けチップの開発に取り組んでいると報じられています。』
EDSAC（実用的な機能を持ったプログラム内蔵方式の世界初の電子計算機とされている）において既に、ある種のインタプリタが実装されていたことが記録に残っている。同機におけるプログラミングの技法が書かれた The Preparation of Programs for an Electronic Digital Computer の chapter 2 の § 2-22 Interpretive subroutines で説明されているが、複素数演算などのサブルーチンを明示的にサブルーチンとして呼ぶのではなく、通常の加減算などと同様の形式のプログラムをインタプリタで解釈してそれらのサブルーチンを利用する、というものである。また日本においても、パンチカードを入力としてパッチパネルの配線によるプログラミングで処理するような機械で、配線によってある種のインタプリタのようなものを実装し、パンチカードの内容をデータとしてではなくプログラムのように扱う、というような例があると言われている[5]。
最初の Lisp インタプリタはスティーブ・ラッセルが IBM 704 上に実装した。これにはエピソードがあり、ジョン・マッカーシーが「Lisp の論文」[6]で「数学的」に示したものだったのであるが、マッカーシー自身は実装できるものだとは考えていなかった。それを、論文を読んだ、院生であったラッセルが、実装可能だと言って数学的な記述から変換して機械語で実装してみせたという。[7][8]
8xGrace＋8xA100はDGX A100（2x x86 CPU＋8xA100）に比べて10倍の性能を発揮（出典：NVIDIA）
Graceの製造委託先は現時点では未公表だが、NVIDIAによれば5nmプロセスルールで製造され、2023年に市場に投入される計画になっているとのこと。現在、Swiss National Supercomputing Centre（CSCS）やLos Alamos National Laboratory（ロスアラモス国立研究所）が、Hewlett Packard Enterprise社が製造するGraceベースのスーパーコンピュータを導入する計画で、2023年より稼働する予定になっている。
ジジイがあれこれ考えた 